Leitfaden zur Auswahl von LVDS-Kabeln: Impedanz, Pinbelegung und Kabelaufbau

Ein LVDS-Kabel ist ein Kabel mit kontrollierter Impedanz, das Low-Voltage Differential Signaling überträgt – einen differentiellen Hub von ±350 mV über ein mit 100 Ω terminiertes verdrilltes Adernpaar oder Twinax, standardisiert in TIA/EIA-644-A. Es überträgt Hochgeschwindigkeitsdaten für Displays, Machine-Vision-Kameras und FPGA-Verbindungen bei geringem Stromverbrauch und niedriger EMI, weshalb Impedanz, Skew (Laufzeitunterschiede) und Abschirmung bei der Auswahl entscheidend sind.

Die Auswahl eines LVDS-Kabels für Camera Link, FPD-Link oder FPGA-zu-FPGA-Verbindungen hängt von vier elektrischen und mechanischen Spezifikationen ab:

Wichtige Erkenntnisse

• LVDS erfordert eine differentielle Impedanz von 100 Ω ± 10 % gemäß TIA/EIA-644-A – engere Toleranzen von ±5 % für Übertragungsraten über 1 Gbit/s oder Längen über 5 Meter, TDR-validiert.
• Der Intra-Pair-Skew muss für einen zuverlässigen 1-Gbit/s-Betrieb unter 20 ps/m bleiben; der Inter-Pair-Skew unter 50 ps/m für parallele LVDS-Schnittstellen wie Camera Link Full oder FPD-Link III bidirektional.
• Geschirmte verdrillte Adernpaare (STP) und Twinax-Konstruktionen dominieren die LVDS-Verkabelung – STP für Strecken unter 5 m bei 1 Gbit/s; einzeln geschirmtes Twinax für längere Strecken oder Raten über 2 Gbit/s.
• Die Auswahl von Steckverbindern und Pinbelegung ist anwendungsspezifisch – Camera Link verwendet MDR/SDR-26, Automotive FPD-Link III nutzt HSD oder FAKRA, FPGA-Backplane-LVDS verwendet Samtec QTH oder hochdichte Board-to-Board-Steckverbinder.
• Die Abnahme nach IPC/WHMA-A-620 Klasse 2 für LVDS-Kabel erfordert eine TDR-Impedanzdokumentation, Augendiagramm- oder BERT-Testdaten bei der Nennrate sowie Durchgangs- und Hochspannungsprüfungen gemäß Standard.

Technische Faustregel: Spezifizieren Sie für LVDS-Datenraten bis 1 Gbit/s bei Längen unter 3 Metern 100 Ω ± 10 % STP – darüber hinaus bricht das Link-Budget hinsichtlich Impedanz und Skew zusammen, sofern Sie nicht auf ±5 % einzeln geschirmtes Twinax aufrüsten.

Differentielle Impedanz: Warum 100 Ω und wie die Toleranz den Spielraum des Augendiagramms beeinflusst

LVDS ist durch TIA/EIA-644-A als differentielles Signalisierungsverfahren mit 100 Ω terminierten Übertragungsleitungen, 350 mV nominalem differentiellen Hub und 1,2 V Gleichtaktspannung definiert. Die Impedanz ist sowohl an der Quelle als auch am Empfänger angepasst – jede Abweichung in der differentiellen charakteristischen Impedanz des Kabels erzeugt eine Reflexion, die die Signalintegrität verschlechtert.

Die Impedanztoleranz von Kabeln wirkt sich direkt auf den Spielraum des Augendiagramms aus. Ein Kabel mit 100 Ω ± 10 % kann Diskontinuitäten von ±10 Ω aufweisen, die jeweils eine Spannungsreflexion von etwa 5 % erzeugen – bei einem LVDS-Hub von 350 mV sind das 17,5 mV pro Diskontinuität, ein signifikanter Anteil der typischen Empfänger-Empfindlichkeitsschwelle von 100 mV bei 1+ Gbit/s.

Für Datenraten über 1 Gbit/s oder Leitungslängen von mehr als 5 Metern sollten Sie eine Toleranz von ±5 % spezifizieren und diese mittels TDR an mehreren Punkten validieren. Der Leitfaden zur Impedanz von verdrillten Adernpaaren behandelt detailliert den Zusammenhang zwischen Leitergeometrie, Dielektrizitätskonstante und charakteristischer Impedanz.

Intra-Pair- und Inter-Pair-Skew: Die zwei Budgetfaktoren, die Ingenieure oft übersehen

Differenzielle Signalübertragung unterdrückt Gleichtaktstörungen nur dann, wenn beide Leiter eines Paares gleichzeitig am Empfänger eintreffen. Die Zeitverzögerung zwischen den beiden Leitern – der Intra-Pair-Skew – wandelt das differenzielle Signal teilweise in Gleichtaktstörungen um und verringert die Augenöffnung.

Der Intra-Pair-Skew bei hochwertigen LVDS-Kabeln liegt typischerweise unter 10 ps/m. Für 1 Gbit/s (1000 ps Einheitsintervall) begrenzt die branchenübliche Praxis den Intra-Pair-Skew auf unter 20 ps/m über die gesamte Strecke; Anwendungen mit 2+ Gbit/s erfordern 5 ps/m. Der Skew wird durch die Längenanpassung bei der Leiterverseilung und durch ein gleichmäßiges Dielektrikum um jeden Leiter bestimmt.

Der Inter-Pair-Skew ist wichtig für parallele LVDS-Schnittstellen, die zusammengehörige Daten übertragen – Camera Link Medium- und Full-Konfigurationen, bidirektionale FPD-Link III-Verbindungen und parallele Display-Schnittstellen. Ein Inter-Pair-Skew von über 50 ps/m erzwingt eine De-Skew-Logik am Empfänger oder begrenzt die maximale Datenrate des langsamsten Kanals.

Skew ist einer der häufigsten Gründe, warum LVDS-Kabel, die Impedanz- und Durchgangsprüfungen bestehen, dennoch die Abnahme des Augendiagramms nicht erfüllen. Spezifizieren Sie sowohl Intra-Pair- als auch Inter-Pair-Toleranzen als separate Positionen.

Kabelaufbau: STP, Twinax und Drain-Wire-Geometrie

Drei Konstruktionsarten decken die meisten LVDS-Anwendungen ab, die sich dadurch unterscheiden, wie jedes Paar geschirmt ist und wie der Beilaufdraht (Drain-Wire) terminiert wird.

Shielded Twisted Pair (STP) umhüllt jedes verdrillte Adernpaar mit einer Aluminium-Polyester-Folie samt Beilaufdraht und bündelt die Paare anschließend in einem Gesamtschirmgeflecht. Dies ist der Standard für Camera Link Base/Medium-Verbindungen unter 5 Metern. Die Folie bietet eine Dämpfung von ca. 60 dB im Bereich von 30 MHz bis 1 GHz; das Gesamtschirmgeflecht schützt vor externen EMI-Einflüssen. Der EMI-Abschirmungsvergleich erläutert die Vor- und Nachteile von Folien- gegenüber Geflechtschirmen.

Twinax (individuell abgeschirmtes Koaxialpaar) verwendet zwei parallele Leiter in Koaxialbauweise mit individuellen Folienschirmen und Beilaufdrähten, oft ergänzt durch ein Gesamtschirmgeflecht. Eingesetzt für High-Speed-LVDS über 2 Gbit/s (Camera Link Full, FPD-Link IV, High-Speed-FPGA-Backplane), wo die kontrollierte Impedanz der Koaxialgeometrie die Toleranzen von verdrillten Adernpaaren übertrifft.

Der Anschluss des Beilaufdrahtes ist die am häufigsten übersehene LVDS-Spezifikation – der Beilaufdraht muss am Empfänger mit der Gehäusemasse verbunden werden, um einen Rückweg für den Schirmstrom zu gewährleisten. Nicht angeschlossene Beilaufdrähte wirken wie Antennen und injizieren durch kapazitive Kopplung Gleichtaktstörungen. Der Leitfaden zur Schirmerdung behandelt die Entscheidung zwischen Einzelpunkt- und Mehrpunkt-Erdung für LVDS.

Für eine hybride kundenspezifische Kabelkonfektion, die LVDS und Gleichstrom überträgt, verhindert ein innenliegendes, abgeschirmtes Teilbündel für die LVDS-Paare, dass Schaltgeräusche der Stromversorgung in die High-Speed-Paare einkoppeln.

Steckverbinder- und Pinbelegungsstandards: Camera Link, FPD-Link, MDR, Hirose, JAE

Die Auswahl des LVDS-Steckverbinders ist anwendungsabhängig – dasselbe 100-Ω-Kabel wird je nach Host-System an unterschiedliche Steckverbinderstandards angeschlossen.

Camera Link verwendet gemäß AIA Camera Link Rev. 2.0 den MDR-26-Steckverbinder (Mini D Ribbon) auf der Kameraseite und SDR-26 am Framegrabber. Die Konfigurationen Base, Medium und Full belegen unterschiedliche Adernpaar-Anzahlen innerhalb des 26-poligen Steckverbinders: 4 Datenpaare plus 1 Taktpaar für Base, 8+1 für Medium und 12+1 für Full.

FPD-Link III und FPD-Link IV (Texas Instruments) verwenden HSD- oder FAKRA Z-Key-Steckverbinder in Automobilanwendungen, bei denen die Automobil-Kabelkonfektion Vibrationen, Feuchtigkeit und Temperaturwechseln gemäß AEC-Q200 und entsprechenden Automobil-Spezifikationen standhalten muss.

FPGA-zu-FPGA-Backplane-LVDS verwendet typischerweise hochdichte Samtec QTH/QSH-Board-to-Board-Steckverbinder oder Molex Impel, die als kundenspezifischer Samtec Hochgeschwindigkeits-Kabelbaum konfektioniert werden. Diese spezifizieren Impedanz- und Übersprechwerte pro Pin, die an der Kabelschnittstelle angepasst werden müssen.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) verwendet dieselben Kabelstandards, jedoch mit anderen Transceiver-Pegeln und Multipoint-Terminierung. Die Kabelauswahl folgt denselben Impedanz- und Skew-Regeln; die Pinbelegung ist anwendungsspezifisch.

Die Wahl des LVDS-Steckverbinders beeinflusst die Signalintegrität und die Montagekosten. Gängige Produktfamilien für kundenspezifische LVDS-Kabelbäume:

• Hirose DF-Serie — feine Rastermaße, vergoldet; Standard in einem Hirose-Kabelbaum für industrielle Sensoren und maschinelles Sehen
• JST GH / SH / SR — kleiner Formfaktor; verbreitet in eingebetteten Systemen und medizinischen Geräten
• Molex Pico-Clasp / Pico-EZmate — Board-to-Wire für kompakte LVDS-Paare
• Samtec QStrip / Final Inch — hochdichte, impedanzcharakterisierte Steckverbinder für Designs mit >1 Gbit/s
• Amphenol Mini-IO — verriegelbare Versionen für Automobilanwendungen und robuste industrielle Umgebungen

Die Pinbelegungskonvention ist entscheidend. Differenzielle Paare müssen benachbarte Pins belegen (P/N an aufeinanderfolgenden Positionen), um die elektromagnetische Kopplung zwischen den Leitern aufrechtzuerhalten. Wenn die Steckerbelegung ein Paar auf nicht benachbarte Pins oder verschiedene Reihen aufteilt, bricht die Gleichtaktunterdrückung zusammen und es kommt zu Skew-Ansammlungen. Überprüfen Sie, ob die Pinbelegung des Empfängers mit der des Senders übereinstimmt, bevor Sie die Kabelkonfektion spezifizieren — Pinbelegungsfehler sind die häufigste Ursache für LVDS-Verbindungsfehler bei der ersten Inbetriebnahme.

LVDS für Display- und eDP-Verbindungen

Display-Interconnects gehören zu den größten LVDS-Anwendungen. Flachbildschirme übertrugen Pixeldaten historisch über parallele LVDS-Paare (die „LVDS-Panel“- oder FPD-Link-Schnittstelle), und Embedded DisplayPort (eDP) löste diese für Laptop- und Mobil-Panels ab, wobei differenzielle Paare nach demselben Prinzip der kontrollierten Impedanz verwendet werden. Panel-Kabel sind typischerweise feinrasterige Mikro-Koaxialkabel oder STP-Kabel, die auf 100 Ω ausgelegt und mit Board-to-Board-Steckverbindern wie der JAE FI-Serie, I-PEX CABLINE oder der Hirose DF-Serie terminiert sind.

Die elektrischen Regeln sind identisch mit jeder LVDS-Verbindung – 100 Ω Impedanz, geringer Intra-Pair-Skew und Paar-Abschirmung –, aber der mechanische Formfaktor schrumpft für die Panel-Integration drastisch, weshalb die Auswahl der Steckverbinder und das Biege-Management das Design dominieren.

Kompromisse bei Kabellänge, Datenrate und Pre-Emphasis

Die LVDS-Kabellänge wird durch Skin-Effekt-Dämpfung, dielektrische Verluste und die Eingangsempfindlichkeit des Empfängers begrenzt. Für nicht entzerrte Verbindungen gelten branchenübliche Maxima: 5 m bei 1 Gbit/s über STP, 10 m bei 1 Gbit/s über Twinax, 5 m bei 2 Gbit/s über Twinax, 7 m bei 2,5+ Gbit/s über Twinax mit Pre-Emphasis.

Für längere Strecken kompensieren Sender-Pre-Emphasis und Empfänger-Entzerrung den Kabelverlust. Die meisten modernen LVDS-SerDes-Chips beinhalten eine programmierbare Pre-Emphasis (2–6 dB) und Entzerrung (CTLE oder DFE), um die nutzbare Kabellänge gegenüber dem nicht entzerrten Maximum um 50–100 % zu verlängern.

Für LVDS-Baugruppen an der Grenze des Budgets für Länge vs. Datenrate sollten Sie die S21-Einfügedämpfung des Kabels bei der Nyquist-Betriebsfrequenz spezifizieren und nicht nur die Länge – der Kabelverlust bei 500 MHz (die Nyquist-Frequenz für 1 Gbit/s) ist direkter relevant als die physische Länge jenseits von 5 Metern.

Spezifikationsmatrix für LVDS-Anwendungen und Kabel

Spezifikations-FAQ

Wofür wird ein LVDS-Kabel verwendet?

LVDS-Kabel übertragen serielle Hochgeschwindigkeitsdaten bei geringem Stromverbrauch und niedriger EMI. Daher dominieren sie Display-Verbindungen (Panel und eDP), industrielle Bildverarbeitungskameras (Camera Link), Automobil-Displays und ADAS (FPD-Link) sowie FPGA-zu-FPGA-Backplane-Verbindungen. Alle teilen sich den gleichen 100 Ω Differenzial-, Low-Skew- und abgeschirmten Aufbau; der Anschluss und der Kabelmantel variieren je nach Anwendung.

Welche Differenzimpedanz erfordert LVDS und welche Toleranz ist akzeptabel?

LVDS erfordert eine differenzielle charakteristische Impedanz von 100 Ω gemäß TIA/EIA-644-A, mit einer Toleranz von typischerweise ±10 % für Übertragungen bis 1 Gbps und ±5 % bei über 1 Gbps oder mehr als 5 Metern. Validieren Sie die Impedanz mit TDR an mehreren Punkten — sowohl das rohe Kabel als auch der Anschlussabschluss tragen zum Profil bei.

Wie gering muss der Intra-Pair-Skew für 1 Gbps LVDS sein?

Für 1 Gbps LVDS (1000 ps Einheitsintervall) sollte der Intra-Pair-Skew unter 20 ps/m von Ende zu Ende bleiben, einschließlich des Beitrags des Steckverbinders. Für 2 Gbps und schneller sollten 5–10 ps/m angestrebt werden. Der Skew wird durch die Kabelverseilung und die dielektrische Gleichmäßigkeit um jeden Leiter bestimmt — spezifizieren Sie beides als separate Positionen.

Wann sollte ich einzeln abgeschirmtes Twinax gegenüber gesamtabgeschirmtem STP spezifizieren?

Twinax ist erforderlich, wenn die Datenraten 2 Gbit/s pro Paar überschreiten, die Kabellänge bei 1 Gbit/s mehr als 7 Meter beträgt oder das Kabel in der Nähe von starken Störquellen (Motorantriebe, Schaltnetzteile, HF-Sender) verlegt wird. STP reicht für Camera Link Base unter 5 Metern, FPGA-Backplane-Verbindungen unter 3 Metern und jede LVDS-Anwendung unter 1 Gbit/s in einer Umgebung mit moderater EMI aus.

Kann dasselbe Kabel für Camera Link- und FPD-Link-Anwendungen verwendet werden?

Die elektrische Spezifikation von 100 Ω ist identisch, daher kann dasselbe Rohkabel für beides verwendet werden. Die Unterschiede liegen in der Konfektionierung (MDR-26 für Camera Link vs. HSD/FAKRA für Automotive FPD-Link), der Pin-Belegung und den Umweltanforderungen – Camera Link ist für Labor/Industrie ausgelegt; Automotive FPD-Link erfordert AEC-Q200-Komponenten, einen größeren Temperaturbereich und Vibrationstests.

Welche Mindestbestellmenge (MOQ) und Lieferzeit gelten für kundenspezifische LVDS-Kabelkonfektionen mit TDR-Testdaten?

Die Auswahl von LVDS-Kabeln ist grundlegend ein Problem der kontrollierten Impedanz und des kontrollierten Skews mit anwendungsspezifischen Anforderungen an Stecker und Pin-Belegung. Für Datenraten bis zu 1 Gbit/s bei kurzen Strecken ist 100 Ω ± 10 % STP mit dokumentiertem Intra-Pair-Skew der technische Standard; darüber hinaus wird einzeln abgeschirmtes Twinax mit TDR-validierter ±5 % Impedanz und Transceivern mit Pre-Emphasis-Fähigkeit notwendig. Spezifizieren Sie Impedanztoleranz, Intra-Pair- und Inter-Pair-Skew sowie die Steckerbelegung als unabhängige Positionen – Durchgangsprüfung und Hochspannungstest allein reichen für die Abnahme von High-Speed-LVDS nicht aus.