Die Auswahl eines LVDS-Kabels für Camera Link-, FPD-Link- oder FPGA-zu-FPGA-Verbindungen hängt von vier elektrischen und mechanischen Spezifikationen ab:
Wichtige Erkenntnisse
- LVDS erfordert eine differentielle Impedanz von 100 Ω ± 10 % gemäß TIA/EIA-644-A — eine engere Toleranz von ±5 % für Leitungen über 1 Gbit/s oder über 5 Meter, TDR-validiert.
- Der Intra-Pair-Skew muss unter 20 ps/m bleiben für einen zuverlässigen 1-Gbit/s-Betrieb; der Inter-Pair-Skew unter 50 ps/m für parallele LVDS-Schnittstellen wie Camera Link Full oder FPD-Link III bidirektional.
- Geschirmte Twisted-Pair- (STP) und Twinax-Konstruktionen dominieren die LVDS-Verkabelung — STP für Leitungen unter 5 m bei 1 Gbit/s; einzeln geschirmtes Twinax für längere Leitungen oder Raten über 2 Gbit/s.
- Die Auswahl von Steckverbindern und Pinbelegungen ist anwendungsspezifisch — Camera Link verwendet MDR/SDR-26, Automotive FPD-Link III verwendet HSD oder FAKRA, FPGA-Backplane-LVDS verwendet Samtec QTH oder High-Density-Board-to-Board-Steckverbinder.
- Die Akzeptanz gemäß IPC/WHMA-A-620 Klasse 2 für LVDS-Kabel erfordert TDR-Impedanzdokumentation, Augendiagramm- oder BERT-Testdaten bei der Nennrate sowie Durchgangs- und Hi-Pot-Tests gemäß dem Standard.
Faustregel für Ingenieure: Für LVDS-Datenraten bis zu 1 Gbit/s bei Leitungen unter 3 Metern spezifizieren Sie 100 Ω ± 10 % STP — darüber hinaus bricht das Link-Budget bei Impedanz und Skew zusammen, es sei denn, Sie rüsten auf ±5 % einzeln geschirmtes Twinax auf.
Differentielle Impedanz: Warum 100 Ω und wie die Toleranz den Augendiagramm-Spielraum beeinflusst
LVDS ist gemäß TIA/EIA-644-A als differentielles Signalisierungsschema mit 100 Ω Abschlusswiderständen, einem nominalen differentiellen Hub von 350 mV und 1,2 V Gleichtaktspannung definiert. Die Impedanz wird sowohl am Sender als auch am Empfänger angepasst — jede Abweichung von der differentiellen charakteristischen Impedanz des Kabels erzeugt eine Reflexion, die die Signalintegrität beeinträchtigt.
Die Impedanztoleranz des Kabels wirkt sich direkt auf den Spielraum des Augendiagramms aus. Ein Kabel mit 100 Ω ± 10 % kann Diskontinuitäten von ±10 Ω aufweisen, die jeweils eine Spannungsreflexion von etwa 5 % erzeugen — bei dem 350-mV-Hub von LVDS sind das 17,5 mV pro Diskontinuität, ein erheblicher Teil der typischen Empfängerempfindlichkeitsschwelle von 100 mV bei 1+ Gbit/s.
Für Datenraten über 1 Gbit/s oder Längen über 5 Meter geben Sie eine Toleranz von ±5 % an und validieren Sie mit TDR an mehreren Punkten. Der Leitfaden zur Impedanz von Twisted-Pair-Kabeln behandelt detailliert den Zusammenhang zwischen Leitergeometrie, Dielektrizitätskonstante und charakteristischer Impedanz.
Intra-Pair- und Inter-Pair-Skew: Die beiden Budgetposten, die Ingenieure übersehen
Differenzielle Signalisierung unterdrückt Gleichtaktstörungen nur, wenn beide Leiter eines Paares gleichzeitig am Empfänger ankommen. Die Zeitverzögerung zwischen den beiden Leitern – Intra-Pair-Skew – wandelt das Differenzsignal teilweise in Gleichtaktstörungen um und reduziert die Augenöffnung.
Der Intra-Pair-Skew in guten LVDS-Kabeln liegt typischerweise unter 10 ps/m. Für 1 Gbit/s (1000 ps Einheitsintervall) begrenzt die branchenübliche Praxis den Intra-Pair-Skew auf unter 20 ps/m Ende-zu-Ende; Anwendungen mit 2+ Gbit/s erfordern 5 ps/m. Der Skew wird durch Längenanpassung beim Verdrillen der Leiter und durch einheitliches Dielektrikum um jeden Leiter verursacht.
Inter-Pair-Skew ist wichtig für parallele LVDS-Schnittstellen, die zusammengehörige Daten übertragen – Camera Link Medium- und Full-Konfigurationen, bidirektionale FPD-Link III-Verbindungen und parallele Display-Schnittstellen. Ein Inter-Pair-Skew von über 50 ps/m erfordert eine De-Skew-Logik am Empfänger oder begrenzt die maximale Datenrate des langsamsten Kanals.
Skew ist einer der häufigsten Gründe, warum LVDS-Kabel, die Impedanz- und Kontinuitätstests bestehen, dennoch die Augendiagramm-Akzeptanzkriterien nicht erfüllen. Geben Sie sowohl Intra-Pair- als auch Inter-Pair-Toleranzen als separate Posten an.
Kabelkonstruktion: STP, Twinax und Masse-Draht-Geometrie
Drei Konstruktionen decken die meisten LVDS-Anwendungen ab, die sich darin unterscheiden, wie jedes Paar geschirmt ist und wie der Masse-Draht terminiert ist.
Shielded Twisted Pair (STP) umwickelt jedes verdrillte Paar mit einer Aluminium-Polyester-Folie mit einem Masse-Draht und bündelt dann die Paare innerhalb einer Gesamtflechtung. Standard für Camera Link Base/Medium-Verbindungen unter 5 Metern. Die Folie bietet eine Dämpfung von ca. 60 dB über 30 MHz–1 GHz; die Gesamtflechtung bewältigt externe EMI. Der Vergleich der EMI-Abschirmung behandelt den Kompromiss zwischen Folie und Geflecht.
Twinax (individuell geschirmtes Koaxialpaar) verwendet zwei parallele Koaxialleiter mit individuellen Folienabschirmungen und Ableitdrähten, oft mit einer Gesamtschirmung. Wird für Hochgeschwindigkeits-LVDS über 2 Gbit/s (Camera Link Full, FPD-Link IV, Hochgeschwindigkeits-FPGA-Backplane) verwendet, wo die Controlled-Impedance-Disziplin der Koaxialgeometrie die Toleranz von Twisted-Pair übertrifft.
Ableitdraht-Terminierung ist die am meisten übersehene LVDS-Spezifikation – der Ableitdraht muss am Empfänger mit dem Chassis-Ground verbunden werden, um den Schirmstromrückfluss zu ermöglichen. Nicht terminierte Ableitdrähte wirken als Antennen und injizieren Gleichtaktstörungen durch kapazitive Kopplung. Der Leitfaden zur Schirmerdung behandelt die Entscheidung zwischen Einzelpunkt- und Mehrpunktverbindung zur Vermeidung von Masseschleifen für LVDS.
Für eine hybride kundenspezifische Kabelkonfektionierung, die LVDS plus Gleichstrom führt, verhindert ein innerer geschirmter Unterbündel für die LVDS-Paare, dass Schaltgeräusche der Stromversorgung in die Hochgeschwindigkeits-Paare einkoppeln.
Steckverbinder- und Pinbelegungsstandards: Camera Link, FPD-Link, MDR, Hirose, JAE
Die Auswahl des LVDS-Steckverbinders ist anwendungsabhängig – dasselbe 100-Ω-Kabel wird je nach Host-System an verschiedene Steckverbinderstandards angeschlossen.
Camera Link verwendet den MDR-26 (Mini D Ribbon) Steckverbinder auf der Kameraseite und SDR-26 auf dem Framegrabber gemäß AIA Camera Link Rev. 2.0. Base-, Medium- und Full-Konfigurationen belegen unterschiedliche Paaranzahlen innerhalb des 26-poligen Steckverbinders: 4 Datenpaare plus 1 Takt für Base, 8+1 für Medium, 12+1 für Full.
FPD-Link III und FPD-Link IV (Texas Instruments) verwenden HSD- oder FAKRA-Z-Key-Steckverbinder in Automobilanwendungen, wo die kundenspezifische Kabelkonfektionierung für die Automobilindustrie Vibrationen, Feuchtigkeit und Temperaturschwankungen gemäß AEC-Q200 und äquivalenten Automobilstandards standhalten muss.
FPGA-zu-FPGA-Backplane-LVDS verwendet typischerweise Samtec QTH/QSH High-Density-Board-to-Board-Steckverbinder oder Molex Impel, terminiert als kundenspezifische Samtec Hochgeschwindigkeits-Kabelbäume. Diese spezifizieren Impedanz- und Übersprechwerte pro Pin, die an der Kabelverbindung übereinstimmen müssen.
M-LVDS (Multipoint-LVDS, TIA/EIA-899) verwendet die gleichen Kabelstandards, jedoch mit anderen Transceiver-Pegeln und Mehrpunkt-Terminierung. Die Kabelspezifikation folgt denselben Impedanz- und Skew-Regeln; das Pinout ist anwendungsspezifisch.
Die Auswahl des LVDS-Steckverbinders beeinflusst die Signalintegrität und die Montagekosten. Gängige Familien, die in kundenspezifischen LVDS-Kabelbäumen verwendet werden:
- Hirose DF-Serie — Feine Rastermaße, vergoldet; Standard in einem kundenspezifischen Hirose-Kabelbaum für industrielle Sensoren und Machine Vision
- JST GH / SH / SR — Kleinformatig; üblich in eingebetteten Systemen und medizinischen Geräten
- Molex Pico-Clasp / Pico-EZmate — Board-to-Wire für kompakte LVDS-Paare
- Samtec QStrip / Final Inch — Steckverbinder mit hoher Dichte und charakterisierter Impedanz für Designs mit >1 Gbit/s
- Amphenol Mini-IO — Verriegelungsversionen für Automotive und robuste Industrieanwendungen
Die Pinbelegung ist entscheidend. Differenzielle Paare müssen benachbarte Pins belegen (P/N auf aufeinanderfolgenden Positionen), um die elektromagnetische Kopplung zwischen den Leitern aufrechtzuerhalten. Wenn die Steckverbinderzuordnung ein Paar über nicht benachbarte Pins oder verschiedene Reihen aufteilt, bricht die Gleichtaktunterdrückung zusammen und der Skew akkumuliert sich. Überprüfen Sie die Empfänger-Pinbelegung mit der Sender-Pinbelegung ab, bevor Sie die Kabelkonfektion spezifizieren — Pinbelegungsfehler sind die häufigste Ursache für das Scheitern von LVDS-Verbindungen beim ersten Aufbau.
Kompromisse bei Kabellänge, Datenrate und Pre-Emphasis
Die LVDS-Kabellänge wird durch Skin-Effekt-Dämpfung, dielektrische Verluste und die Eingangsempfindlichkeit des Empfängers begrenzt. Für nicht entzerrte Verbindungen gelten branchenübliche Maximalwerte: 5 m bei 1 Gbit/s über STP, 10 m bei 1 Gbit/s über Twinax, 5 m bei 2 Gbit/s über Twinax, 7 m bei 2,5+ Gbit/s über Twinax mit Pre-Emphasis.
Für längere Strecken kompensieren die Pre-Emphasis des Senders und die Entzerrung des Empfängers Kabelverluste. Die meisten modernen LVDS SerDes-Chips verfügen über eine programmierbare Pre-Emphasis (2–6 dB) und Entzerrung (CTLE oder DFE), um die nutzbare Kabellänge um 50–100 % über dem Maximum ohne Entzerrung zu verlängern.
Für LVDS-Baugruppen am Rande des Längen-vs-Datenraten-Budgets, geben Sie die S21-Einfügedämpfung des Kabels bei der Betriebsfrequenz der Nyquist-Frequenz anstelle der reinen Länge an – Kabelverluste bei 500 MHz (der 1-Gbps-Nyquist-Frequenz) sind relevanter als die physikalische Länge über 5 Meter.
LVDS-Anwendung-zu-Kabel-Spezifikationsmatrix
| LVDS-Anwendung | Datenrate pro Paar | Standard-Pinbelegung | Kabelkonstruktion | Max. Länge (un-equalisiert) | Steckverbinder |
|---|---|---|---|---|---|
| Camera Link Base | Bis zu 2,04 Gbps (parallel 4-Paar) | AIA Camera Link Rev. 2.0 | 100 Ω STP, Folie pro Paar + Geflecht | 5 m | MDR-26 / SDR-26 |
| Camera Link Medium / Full | Bis zu 5,44 Gbps aggregiert | AIA Camera Link Rev. 2.0 | 100 Ω Twinax, einzeln geschirmt | 7 m | MDR-26 / SDR-26 |
| FPD-Link III (Automobil) | Bis zu 4 Gbps | TI-definiert | 100 Ω geschirmter Twinax, Automotive-Mantel | 15 m (mit Entzerrung) | HSD oder FAKRA Z-Key |
| FPGA Backplane LVDS | 1–3 Gbps | Gemäß Board-to-Board-Map | 100 Ω STP oder Twinax, geringer Skew | 1–3 m | Samtec QTH/QSH, Molex Impel |
| M-LVDS Multidrop (TIA/EIA-899) | Bis zu 500 Mbps | Anwendungsspezifisch | 100 Ω STP mit Drain-Draht | 30 m (Multidrop-Bus) | Anwendungsspezifisch |
Spezifikations-FAQ
Welche differentielle Impedanz erfordert LVDS und welche Toleranz ist akzeptabel?
LVDS erfordert eine differentielle charakteristische Impedanz von 100 Ω gemäß TIA/EIA-644-A, mit einer Toleranz von typischerweise ±10 % für Leitungen bis 1 Gbps und ±5 % über 1 Gbps oder über 5 Meter. Validieren Sie die Impedanz mit TDR an mehreren Punkten – sowohl das Rohkabel als auch die Steckverbindertermination tragen zum Profil bei.
Wie gering muss der Intra-Pair-Skew für 1-Gbps-LVDS sein?
Für 1-Gbps-LVDS (1000 ps Einheitsintervall) sollte der Intra-Pair-Skew unter 20 ps/m Ende-zu-Ende einschließlich der Steckverbinderbeiträge bleiben. Für 2 Gbps und schneller zielen Sie auf 5–10 ps/m. Der Skew wird durch die Kabelverseilung und die dielektrische Gleichmäßigkeit um jeden Leiter bestimmt – spezifizieren Sie beides als separate Posten.
Wann sollte ich individuell geschirmtes Twinax-Kabel gegenüber einem insgesamt geschirmten STP-Kabel spezifizieren?
Twinax ist erforderlich, wenn Datenraten von über 2 Gbit/s pro Paar erreicht werden, die Kabellänge bei 1 Gbit/s 7 Meter überschreitet oder das Kabel in der Nähe von starken Störquellen (Motorantriebe, Schaltnetzteile, HF-Sender) verläuft. STP ist ausreichend für Camera Link Base unter 5 Metern, FPGA-Backplane-Verbindungen unter 3 Metern und jede LVDS-Anwendung unter 1 Gbit/s in einer moderaten EMI-Umgebung.
Kann dasselbe Kabel für Camera Link- und FPD-Link-Anwendungen verwendet werden?
Die elektrische Spezifikation von 100 Ω ist identisch, sodass dasselbe Rohkabel für beide verwendet werden kann. Unterschiede bestehen in der Steckverbinderisierung (MDR-26 für Camera Link vs. HSD/FAKRA für Automotive FPD-Link), der Pinbelegung und den Umgebungsanforderungen — Camera Link ist für Labor/Industrie; Automotive FPD-Link erfordert AEC-Q200-kompatible Komponenten, einen größeren Temperaturbereich und Vibrationstests.
Welche MOQ und Lieferzeit gelten für kundenspezifische LVDS-Kabelkonfektionen mit TDR-Testdaten?
Prototypenmengen (unter 25 Stück) mit TDR-Dokumentation werden typischerweise in 3–5 Wochen geliefert. Produktionsläufe (500+) werden auf dedizierte extrusionsgesteuerte Impedanzkontrolle umgestellt und dauern 6–10 Wochen. Die MOQ wird durch die Anzahl der Twinax-Paare bestimmt — Single-Pair-Twinax hat normalerweise eine niedrigere MOQ als Mehrpaar-Konstruktionen. Geben Sie die Ziel-Datenrate, den Steckverbinder an jedem Ende, die Umgebungsbedingungen und die erforderliche Testdokumentation (TDR, Augendiagramm, BERT) für ein spezifisches Angebot an.
Die Auswahl von LVDS-Kabeln ist im Grunde ein Problem der kontrollierten Impedanz und des kontrollierten Skew mit anwendungsspezifischen Steckverbinder- und Pinbelegungsanforderungen. Für Datenraten bis zu 1 Gbit/s über kurze Distanzen ist 100 Ω ± 10% STP mit dokumentiertem Intra-Pair-Skew der technische Standard; darüber hinaus wird individuell geschirmtes Twinax mit TDR-validierter ±5% Impedanz und Pre-Emphasis-fähigen Transceivern notwendig. Spezifizieren Sie die Impedanztoleranz, den Intra-Pair- und Inter-Pair-Skew sowie die Steckverbinder-Pinbelegung als eigenständige Posten — allein die Durchgangsprüfung und Hi-Pot-Prüfung reichen für die Akzeptanz von High-Speed-LVDS nicht aus.
Designing a Custom LVDS Harness?
About the Author
Michael Wang
Senior Technical Engineer
As the technical lead at TeleWire, Michael bridges the critical gap between complex engineering requirements and precision manufacturing. With deep expertise in Design for Manufacturing (DFM) and signal integrity, he oversees the technical validation of custom interconnect solutions for mission-critical automotive, industrial, and medical applications.
