LVDSケーブル選定ガイド：インピーダンス、ピン配置、およびケーブル構造

LVDSケーブルは、TIA/EIA-644-Aで標準化された、低電圧差動信号（Low-Voltage Differential Signaling）を伝送するインピーダンス制御ケーブルです。100Ωで終端されたツイストペアまたはツインアックスケーブル上で±350 mVの差動スイングを実現します。ディスプレイ、マシンビジョンカメラ、FPGAリンク向けに低消費電力かつ低EMIで高速データ伝送を行うため、インピーダンス、スキュー、シールド性能が選定の重要な要素となります。

Camera Link、FPD-Link、またはFPGA間リンク用のLVDSケーブルを選定する際は、以下の4つの電気的および機械的仕様が重要となります。

重要なポイント

• LVDSはTIA/EIA-644-Aに基づき100Ω ±10%の差動インピーダンスを必要とします — 1 Gbpsを超える伝送や5メートル以上の配線では、TDR検証済みのより厳格な±5%の許容差が求められます。
• ペア内スキューは20 ps/m以下である必要があります — 1 Gbpsで安定した動作を実現するためです。また、Camera Link FullやFPD-Link III双方向通信のような並列LVDSインターフェースでは、ペア間スキューを50 ps/m以下に抑える必要があります。
• シールド付きツイストペア（STP）およびツインアックス構造がLVDSケーブルの主流です — 1 Gbpsで5m未満の配線にはSTP、それ以上の長距離や2 Gbpsを超える伝送レートには個別シールド付きツインアックスが適しています。
• コネクタとピン配置の選定は用途に依存します — Camera LinkはMDR/SDR-26、車載用FPD-Link IIIはHSDまたはFAKRA、FPGAバックプレーンLVDSはSamtec QTHや高密度基板対基板コネクタが使用されます。
• LVDSケーブルのIPC/WHMA-A-620クラス2準拠には、TDRインピーダンスのドキュメント化、定格レートでのアイパターンまたはBERTテストデータ、および規格に準拠した導通試験と耐電圧試験（Hi-pot）が必要です。

エンジニアリングの経験則：1 Gbpsまでのデータレートで3メートル未満のLVDS配線には、100Ω ±10%のSTPを指定してください。それ以上の条件では、±5%の個別シールド付きツインアックスにアップグレードしない限り、インピーダンスとスキューによってリンクバジェットが低下します。

差動インピーダンス：なぜ100Ωなのか、そして許容差がアイパターンのマージンに与える影響

LVDSはTIA/EIA-644-Aにより、100Ωで終端された伝送線路、350 mVの公称差動スイング、1.2 Vのコモンモード電圧を持つ差動信号方式として定義されています。インピーダンスは送信側と受信側の両方で整合させる必要があり、ケーブルの差動特性インピーダンスに偏差が生じると反射が発生し、信号品質が低下します。

ケーブルのインピーダンス許容差は、アイダイアグラムのマージンに直接影響します。100 Ω ± 10%のケーブルでは±10 Ωの不連続性が生じる可能性があり、それぞれが約5%の電圧反射を引き起こします。LVDSの350 mVスイングにおいて、これは不連続性あたり17.5 mVに相当し、1 Gbpsを超える速度におけるレシーバーの一般的な感度閾値である100 mVの無視できない割合を占めます。

1 Gbpsを超えるデータレートや5メートルを超える伝送距離の場合、±5%の許容差を指定し、TDR（時間領域反射測定法）を用いて複数のポイントで検証してください。ツイストペアインピーダンスガイドでは、導体の形状、誘電率、特性インピーダンスの関係について詳しく解説しています。

ペア内スキューとペア間スキュー：エンジニアが見落としがちな2つの予算項目

差動信号は、ペアの両方の導体が同時にレシーバーに到達したときにのみ、コモンモードノイズを除去します。2つの導体間の時間遅延であるペア内スキューは、差動信号を部分的にコモンモードノイズに変換し、アイ開口を減少させます。

優れたLVDSケーブルにおけるペア内スキューは、通常10 ps/m以下です。1 Gbps（ユニットインターバル1000 ps）の場合、業界の一般的な慣行では、エンドツーエンドのペア内スキューを20 ps/m未満に制限しています。2 Gbpsを超えるアプリケーションでは5 ps/mが求められます。スキューは、導体の撚り合わせにおける長さの整合や、各導体周囲の誘電体の均一性によって決まります。

ペア間スキューは、関連するデータを伝送するパラレルLVDSインターフェース（Camera LinkのMediumおよびFull構成、FPD-Link III双方向リンク、パラレルディスプレイインターフェースなど）において重要です。50 ps/mを超えるペア間スキューが発生すると、レシーバー側でデスクューロジックが必要になるか、最も遅いチャネルの最大データレートが制限されます。

スキューは、インピーダンスや導通試験に合格したLVDSケーブルが、アイダイアグラムの受け入れ試験で不合格となる最も一般的な理由の一つです。ペア内スキューとペア間スキューの両方の許容差を、個別の項目として指定してください。

ケーブル構造：STP、ツインアックス、およびドレインワイヤの形状

ほとんどのLVDSアプリケーションは、各ペアのシールド方法とドレインワイヤの終端方法によって区別される3つの構造でカバーされます。

シールド付きツイストペア（STP）は、各ツイストペアをドレインワイヤ付きのアルミポリエステル箔で包み、さらにペア全体を編組シールドで束ねた構造です。5メートル未満のCamera Link Base/Medium伝送における標準規格です。箔シールドは30 MHz～1 GHzの帯域で約60 dBの減衰を提供し、外側の編組シールドが外部EMI（電磁干渉）に対応します。EMIシールドの比較では、箔と編組のトレードオフについて解説しています。

ツインアックス（個別シールド付き同軸ペア）は、個別の箔シールドとドレインワイヤを備えた2本の平行な同軸型導体を使用し、多くの場合、全体を編組シールドで覆います。2 Gbpsを超える高速LVDS（Camera Link Full、FPD-Link IV、高速FPGAバックプレーンなど）に使用され、同軸構造によるインピーダンス制御がツイストペアの許容誤差を上回る性能を発揮します。

ドレインワイヤの終端処理は、LVDSの仕様において最も見落とされがちな点です。シールド電流を帰還させるため、ドレインワイヤはレシーバー側でシャーシグラウンドに接続する必要があります。終端されていないドレインワイヤはアンテナとして機能し、容量結合を介してコモンモードノイズを注入してしまいます。シールド接地ガイドでは、LVDSにおける一点接地と多点接地の判断基準について解説しています。

LVDSとDC電源を伝送するハイブリッドなカスタムケーブルアセンブリの場合、LVDSペア用に内部シールド付きサブバンドルを設けることで、電源のスイッチングノイズが高速ペアに混入するのを防ぎます。

コネクタおよびピン配置の規格：Camera Link、FPD-Link、MDR、ヒロセ、JAE

LVDSコネクタの選定は用途に応じて決まります。同じ100 Ωのケーブルであっても、ホストシステムに応じて異なるコネクタ規格に終端されます。

Camera Linkは、AIA Camera Link rev 2.0に基づき、カメラ側にMDR-26（Mini D Ribbon）コネクタ、フレームグラバー側にSDR-26コネクタを使用します。Base、Medium、Fullの各構成では、26ピンコネクタ内のペア数が異なります。Baseはデータ4ペア＋クロック1ペア、Mediumは8＋1ペア、Fullは12＋1ペアとなります。

FPD-Link IIIおよびFPD-Link IV（Texas Instruments社製）は、車載アプリケーションにおいてHSDまたはFAKRA Z-keyコネクタを使用します。この場合、車載用ケーブルアセンブリは、AEC-Q200および同等の車載規格に基づき、振動、湿度、温度サイクルに耐える必要があります。

FPGA間バックプレーンLVDSでは、一般的にSamtec QTH/QSH高密度基板対基板コネクタやMolex Impelが使用され、カスタムのSamtec高速ワイヤーハーネスとして終端処理されます。これらは、ケーブルインターフェースで整合させる必要のあるピンごとのインピーダンス値およびクロストーク値を規定しています。

M-LVDS（マルチポイントLVDS、TIA/EIA-899）は、同じケーブル規格を使用しますが、トランシーバーレベルとマルチポイント終端が異なります。ケーブルの選定は同じインピーダンスおよびスキューのルールに従いますが、ピン配置はアプリケーション固有となります。

LVDSコネクタの選定は、信号品質とアセンブリコストに影響を与えます。カスタムLVDSハーネスで一般的に使用される製品群は以下の通りです：

• ヒロセ電機 DFシリーズ — ファインピッチ、金メッキ仕様。産業用センサーやマシンビジョン向けのヒロセ電機製ワイヤーハーネスの標準品
• JST GH / SH / SR — 小型フォームファクタ。組み込みシステムや医療機器で一般的
• Molex Pico-Clasp / Pico-EZmate — コンパクトなLVDSペア用の基板対電線コネクタ
• Samtec QStrip / Final Inch — 1 Gbpsを超える設計向けの、インピーダンス特性が規定された高密度コネクタ
• Amphenol Mini-IO — 車載および堅牢な産業機器向けのロック機構付きバージョン

ピン配置の規則は極めて重要です。差動ペアは、導体間の電磁結合を維持するために隣接するピン（連続した位置のP/N）に配置する必要があります。コネクタのマッピングによってペアが隣接しないピンや異なる列に分割されると、コモンモードノイズ除去能力が低下し、スキューが蓄積されます。ケーブルアセンブリを指定する前に、レシーバーのピンマップがトランスミッターのピンマップと一致していることを確認してください。ピン配置の誤りは、初回製造時のLVDSリンク障害の最も一般的な原因です。

ディスプレイおよびeDPリンク用LVDS

ディスプレイインターコネクトは、LVDSの最大の用途の一つです。フラットパネルディスプレイは、歴史的にパラレルLVDSペア（「LVDSパネル」またはFPD-Linkインターフェース）を介してピクセルデータを伝送してきましたが、その後、同じ制御インピーダンス原理に基づく差動ペアを使用する組み込みDisplayPort（eDP）がノートPCやモバイルパネルの主流となりました。パネルケーブルには、通常、100Ωに設計されたファインピッチのマイクロ同軸ケーブルやSTPが使用され、JAE FIシリーズ、I-PEX CABLINE、ヒロセ電機DFシリーズといった基板対基板コネクタで終端されます。

電気的ルールは他のLVDSリンクと同様（100Ωのインピーダンス、ペア内スキューの抑制、ペアのシールド）ですが、パネル統合のためにメカニカルなフォームファクタが劇的に小型化されており、コネクタの選定と屈曲管理が設計の重要な要素となります。

ケーブル長、データレート、プリエンファシスのトレードオフ

LVDSのケーブル長は、表皮効果による減衰、誘電損失、およびレシーバーの入力感度によって制限されます。イコライゼーションを行わないリンクの場合、業界標準の最大値は、STPで1Gbps時に5m、ツインアックスで1Gbps時に10m、ツインアックスで2Gbps時に5m、プリエンファシス付きツインアックスで2.5Gbps以上の場合に7mとなっています。

より長い伝送距離が必要な場合は、トランスミッターのプリエンファシスとレシーバーのイコライゼーションによってケーブル損失を補償します。最新のLVDS SerDesチップの多くには、プログラム可能なプリエンファシス（2～6dB）とイコライゼーション（CTLEまたはDFE）が搭載されており、イコライゼーションなしの最大値と比較して、使用可能なケーブル長を50～100%延長できます。

LVDSアセンブリにおいて、長さとデータレートの限界に近い設計を行う場合は、単なる長さではなく、動作ナイキスト周波数におけるケーブルのS21挿入損失を指定してください。5メートルを超える長さの場合、物理的な長さよりも500MHz（1Gbpsのナイキスト周波数）におけるケーブル損失の方が、より直接的な指標となります。

LVDS用途別ケーブル仕様マトリックス

仕様に関するFAQ

LVDSケーブルは何に使用されますか？

LVDSケーブルは、低消費電力かつ低EMIで高速シリアルデータを伝送するため、ディスプレイリンク（パネルおよびeDP）、マシンビジョンカメラ（Camera Link）、車載ディスプレイおよびADAS（FPD-Link）、FPGA間バックプレーンリンクなどで広く使用されています。すべて100 Ω差動、低スキュー、シールド構造という共通の特性を持ちますが、コネクタやジャケットは用途に応じて異なります。

LVDSにはどのような差動インピーダンスが必要で、許容公差はどの程度ですか？

LVDSはTIA/EIA-644-A規格に基づき100 Ωの差動特性インピーダンスを必要とします。公差は、1 Gbpsまでの伝送では通常±10%、1 Gbpsを超える場合や5メートルを超える伝送では±5%が目安となります。TDR（時間領域反射測定）を用いて複数のポイントでインピーダンスを検証してください。ケーブル本体とコネクタ終端の両方がプロファイルに影響を与えます。

1 GbpsのLVDSにおいて、ペア内スキューはどの程度抑える必要がありますか？

1 GbpsのLVDS（ユニットインターバル1000 ps）の場合、ペア内スキューはコネクタの影響を含めてエンドツーエンドで20 ps/m以下に抑える必要があります。2 Gbps以上の高速伝送では、5～10 ps/mを目標としてください。スキューはケーブルの撚り線構造と各導体周囲の誘電体の均一性によって決まるため、これらを個別の項目として指定してください。

個別シールド付きツインアックスと全体シールド付きSTPは、いつ使い分けるべきですか？

データレートがペアあたり2 Gbpsを超える場合、1 Gbpsでケーブル長が7メートルを超える場合、またはモータードライブ、スイッチング電源、RF送信機などの強力なノイズ源の近くでケーブルを配線する場合は、ツインアックスが必要です。STPは、5メートル未満のCamera Link Base、3メートル未満のFPGAバックプレーンリンク、および中程度のEMI環境下における1 Gbps未満のあらゆるLVDSアプリケーションで十分です。

同じケーブルをCamera LinkとFPD-Linkのアプリケーションの両方で使用できますか？

100 Ωの電気的仕様は同一であるため、同じ素線ケーブルを両方の用途に使用可能です。違いはコネクタ（Camera LinkはMDR-26、車載用FPD-LinkはHSD/FAKRA）、ピン配置、および環境要件にあります。Camera Linkはラボや産業用ですが、車載用FPD-LinkにはAEC-Q200準拠のコンポーネント、より広い温度範囲、および振動試験が求められます。

TDR試験データ付きのカスタムLVDSケーブルアセンブリのMOQ（最小発注数量）とリードタイムはどのくらいですか？

LVDSケーブルの選定は、本質的にインピーダンス制御とスキュー制御の問題であり、アプリケーション固有のコネクタおよびピン配置の要件が伴います。短距離で最大1 Gbpsのデータレートの場合、ペア内スキューが文書化された100 Ω ± 10%のSTPがエンジニアリング上の標準となります。それを超える場合は、TDRで検証された±5%のインピーダンスとプリエンファシス対応トランシーバーを備えた個別シールド付きツインアックスが必要となります。インピーダンス公差、ペア内およびペア間スキュー、コネクタピン配置を個別の項目として指定してください。導通試験や耐圧試験の合格だけでは、高速LVDSの受け入れ基準としては不十分です。