LVDSケーブル選定ガイド：インピーダンス、ピン配置、ケーブル構造

カメラリンク、FPD-Link、またはFPGA間リンク用のLVDSケーブルの選定は、4つの電気的および機械的仕様に集約されます。

主なポイント

• LVDSはTIA/EIA-644-Aに準拠した100 Ω ± 10%の差動インピーダンスを必要とします — 1 Gbpsを超える、または5メートルを超える伝送距離では、TDR検証済みの±5%のより厳しい公差が必要です。
• ペア内スキューは、信頼性の高い1 Gbps動作のために20 ps/m未満に保つ必要があります。カメラリンクフルやFPD-Link III双方向のようなパラレルLVDSインターフェースでは、ペア間スキューは50 ps/m未満にする必要があります。
• シールドツイストペア（STP）とツインアキシャル構造がLVDSケーブルの主流です — 1 Gbpsで5 m未満の伝送距離にはSTP、2 Gbpsを超える速度またはそれ以上の伝送距離には個別にシールドされたツインアキシャルが適しています。
• コネクタとピン配置の選択はアプリケーション固有です — カメラリンクはMDR/SDR-26を使用し、車載用FPD-Link IIIはHSDまたはFAKRAを使用し、FPGAバックプレーンLVDSはSamtec QTHまたは高密度ボード間コネクタを使用します。
• LVDSケーブルのIPC/WHMA-A-620クラス2の受入基準には、TDRインピーダンスの文書化、定格速度でのアイダイアグラムまたはBERTテストデータ、および規格に準拠した導通および耐電圧試験が必要です。

エンジニアリングの経験則：3メートル未満の伝送距離で最大1 GbpsのLVDSデータレートの場合、100 Ω ± 10%のSTPを指定してください。それ以上の場合は、インピーダンスとスキューの問題でリンクバジェットが破綻するため、±5%の個別にシールドされたツインアキシャルにアップグレードする必要があります。

差動インピーダンス：なぜ100 Ωなのか、そして公差がアイダイアグラムのマージンをどのように左右するか

LVDSは、TIA/EIA-644-Aによって、100 Ω終端伝送線路、公称350 mVの差動スイング、および1.2 Vのコモンモードを備えた差動信号方式として定義されています。インピーダンスはソースとレシーバーの両方で整合されます。ケーブルの差動特性インピーダンスのずれは、信号品質を低下させる反射を引き起こします。

ケーブルのインピーダンス公差は、アイダイアグラムのマージンに直接影響します。100 Ω ± 10%のケーブルでは±10 Ωの不連続性が生じる可能性があり、それぞれが約5%の電圧反射を引き起こします。LVDSの350 mVスイングでは、不連続性あたり17.5 mVとなり、1 Gbps以上でのレシーバーの一般的な100 mV感度しきい値の重要な割合を占めます。

1 Gbpsを超えるデータレート、または5メートルを超える配線では、±5%の許容誤差を指定し、複数のポイントでTDRによる検証を行ってください。ツイストペアインピーダンスガイドでは、導体形状、誘電率、特性インピーダンスの関係について詳しく解説しています。

ペア内スキューとペア間スキュー：エンジニアが見落としがちな2つの予算項目

差動信号は、ペアの両導体が同時にレシーバーに到達した場合にのみコモンモードノイズを拒否します。2つの導体間の時間遅延、すなわちペア内スキューは、差動信号をコモンモードノイズに部分的に変換し、アイ開口を縮小させます。

良好なLVDSケーブルのペア内スキューは、通常10 ps/m未満です。1 Gbps（単位時間間隔1000 ps）の場合、業界の一般的な慣行では、ペア内スキューをエンドツーエンドで20 ps/m未満に制限しています。2 Gbps以上のアプリケーションでは5 ps/mが必要です。スキューは、導体の撚り合わせ時の長さ整合と、各導体の周りの均一な誘電体によって引き起こされます。

ペア間スキューは、関連データを伝送するパラレルLVDSインターフェイス（Camera Link MediumおよびFull構成、FPD-Link III双方向リンク、パラレルディスプレイインターフェイス）にとって重要です。ペア間スキューが50 ps/mを超えると、レシーバーでのデスキューロジックが必要になるか、最も遅いチャネルの最大データレートが制限されます。

スキューは、インピーダンスと導通テストに合格したLVDSケーブルがアイダイアグラムの受け入れ基準を満たせない最も一般的な理由の1つです。ペア内スキューとペア間スキューの許容誤差を、個別の項目として指定してください。

ケーブル構造：STP、ツインアックス、ドレインワイヤの形状

3つの構造がほとんどのLVDSアプリケーションをカバーしており、各ペアのシールド方法とドレインワイヤの終端処理方法によって区別されます。

シールドツイストペア（STP）は、各ツイストペアをアルミニウムポリエステル箔とドレインワイヤで包み、その後、全体を編組線で束ねます。5メートル未満のCamera Link Base/Medium配線の標準です。箔は30 MHz〜1 GHzで約60 dBの減衰を提供し、全体を覆う編組線が外部EMIに対処します。EMIシールド比較では、箔対編組線のトレードオフについて解説しています。

ツインアックス（個別にシールドされた同軸ペア）は、2本の平行な同軸スタイル導体を使用し、個別のフォイルシールドとドレインワイヤを備え、多くの場合全体に編組が施されています。2 Gbpsを超える高速LVDS（Camera Link Full、FPD-Link IV、高速FPGAバックプレーン）に使用され、同軸ジオメトリのインピーダンス制御規律がツイストペアの許容誤差を上回ります。

ドレインワイヤ終端処理は、最も見過ごされがちなLVDS仕様です。ドレインワイヤは、シールド電流の帰還のためにレシーバーでシャーシグラウンドに接続する必要があります。終端処理されていないドレインワイヤはアンテナとして機能し、容量性結合を介してコモンモードノイズを注入します。シールド接地ガイドでは、LVDSのシングルポイント対マルチポイントの決定について説明しています。

LVDSとDC電源を伝送するハイブリッドカスタムケーブルアセンブリの場合、LVDSペア用の内部シールドサブバンドルは、電源スイッチングノイズが高速ペアに結合するのを防ぎます。

コネクタおよびピン配置規格：Camera Link、FPD-Link、MDR、Hirose、JAE

LVDSコネクタの選択はアプリケーション駆動型です。ホストシステムに応じて、同じ100Ωケーブルが異なるコネクタ規格に終端処理されます。

Camera Linkは、カメラ側でMDR-26（Mini D Ribbon）コネクタ、フレームグラバーでSDR-26を使用します（AIA Camera Link rev 2.0準拠）。Base、Medium、Full構成では、26ピンコネクタ内に異なるペア数が設定されます。Baseはデータペア4つ+クロック1つ、Mediumは8+1、Fullは12+1です。

FPD-Link IIIおよびFPD-Link IV（Texas Instruments）は、自動車用途でHSDまたはFAKRA Zキーコネクタを使用します。この場合、自動車用ケーブルアセンブリは、AEC-Q200および同等の自動車規格に従って、振動、湿度、温度サイクルに耐える必要があります。

FPGA対FPGAバックプレーンLVDSは、通常、Samtec QTH/QSH高密度ボード間コネクタまたはMolex Impelを使用し、カスタムSamtec高速ワイヤハーネスとして終端処理されます。これらは、ピンごとのインピーダンスとクロストーク値を指定しており、ケーブルインターフェイスで一致させる必要があります。

M-LVDS（Multipoint-LVDS、TIA/EIA-899）は、同じケーブル規格を使用しますが、トランシーバーレベルとマルチポイント終端が異なります。ケーブルの選択は、インピーダンスとスキューのルールに従います。ピン配置はアプリケーション固有です。

LVDSコネクタの選択は、信号品質と組み立てコストに影響します。カスタムLVDSハーネスで一般的に使用されるファミリ：

• ヒロセ電機 DFシリーズ — ファインピッチ、金メッキ。産業用センサーおよびマシンビジョン用のヒロセ製ワイヤーハーネスで標準的に使用
• JST GH / SH / SR — 小型フォームファクタ。組み込みシステムおよび医療機器で一般的
• Molex Pico-Clasp / Pico-EZmate — コンパクトなLVDSペア向けのボード対ワイヤ
• Samtec QStrip / Final Inch — 1 Gbps超の設計向けの高密度、インピーダンス特性評価済みコネクタ
• Amphenol Mini-IO — 自動車および堅牢な産業用途向けのロッキングバージョン

ピン配置の規約は重要です。差動ペアは、導体間の電磁結合を維持するために、隣接するピン（連続した位置のP/N）を占有する必要があります。コネクタのマッピングが、隣接しないピンまたは異なる行にペアを分割する場合、コモンモードノイズ除去が失われ、スキューが蓄積します。ケーブルアセンブリを指定する前に、レシーバーのピンマップがトランスミッターのピンマップと一致していることを確認してください。ピン配置のエラーは、最初のビルドでLVDSリンクが失敗する最も一般的な原因です。

ケーブル長、データレート、およびプリエンファシスのトレードオフ

LVDSケーブル長は、表皮効果による減衰、誘電損失、およびレシーバー入力感度によって制限されます。イコライズなしのリンクの場合、業界の標準的な最大値は次のとおりです。STPで1 Gbpsの場合5 m、ツインアックスで1 Gbpsの場合10 m、ツインアックスで2 Gbpsの場合5 m、プリエンファシスを使用したツインアックスで2.5 Gbps超の場合7 m。

より長い伝送距離の場合、トランスミッターのプリエンファシスとレシーバーのイコライゼーションがケーブル損失を補償します。ほとんどの最新のLVDS SerDesチップには、プログラム可能なプリエンファシス（2〜6 dB）とイコライゼーション（CTLEまたはDFE）が含まれており、イコライズなしの最大値よりも使用可能なケーブル長を50〜100％延長します。

長さとデータレートの限界に近いLVDSアセンブリの場合、長さだけでなく、動作ナイキスト周波数におけるケーブルのS21挿入損失を指定してください。5メートルを超える物理的な長さよりも、500 MHz（1 Gbpsナイキスト）でのケーブル損失の方が直接的に関連性があります。

LVDSアプリケーション対ケーブル仕様マトリックス

仕様FAQ

LVDSに必要な差動インピーダンスと許容公差はどのくらいですか？

LVDSはTIA/EIA-644-Aに準拠した100 Ωの差動特性インピーダンスを必要とします。公差は、1 Gbpsまでの配線では通常±10%、1 Gbpsを超える場合または5メートルを超える場合は±5%です。TDRを使用して複数のポイントでインピーダンスを検証してください。生ケーブルとコネクタ終端の両方がプロファイルに寄与します。

1 Gbps LVDSでは、ペア内スキューはどの程度タイトにする必要がありますか？

1 Gbps LVDS（1000 psユニティインターバル）の場合、ペア内スキューはコネクタの寄与を含めてエンドツーエンドで20 ps/m未満に保つ必要があります。2 Gbps以上では、5–10 ps/mを目標とします。スキューは、ケーブルの撚り合わせと各導体の周りの誘電体の均一性によって決まります。両方を個別の品目として指定してください。

個別にシールドされたツインアックスケーブルと全体的にシールドされたSTPケーブルはいつ使い分けるべきですか？

ツインアックスケーブルは、1ペアあたりのデータレートが2 Gbpsを超える場合、1 Gbpsでケーブル長が7メートルを超える場合、またはモーター駆動装置、スイッチング電源、RF送信機などの強力なノイズ源の近くをケーブルが配線される場合に必要となります。STPケーブルは、5メートル未満のCamera Link Base、3メートル未満のFPGAバックプレーンリンク、および中程度のEMI環境での1 Gbps未満のLVDSアプリケーションには十分です。

Camera LinkとFPD-Linkアプリケーションで同じケーブルを使用できますか？

100 Ωの電気的仕様は同一であるため、同じ生ケーブルを使用できます。違いは、コネクタ（Camera Linkの場合はMDR-26、自動車用FPD-Linkの場合はHSD/FAKRA）、ピン配置、および環境要件です。Camera Linkはラボ/産業用ですが、自動車用FPD-LinkはAEC-Q200準拠のコンポーネント、より広い温度範囲、および振動試験が必要です。

TDRテストデータ付きのカスタムLVDSケーブルアセンブリには、どのような最小発注数量（MOQ）とリードタイムが適用されますか？

TDRドキュメント付きのプロトタイプ数量（25ユニット未満）は、通常3〜5週間でお届けします。量産（500ユニット以上）は、専用のインピーダンス制御押出成形に移行し、6〜10週間かかります。MOQはツインアックスのペア数によって決まります。シングルペアのツインアックスは、通常、マルチペア構造よりもMOQが低くなります。特定の見積もりについては、ターゲットデータレート、各端のコネクタ、環境条件、および必要なテストドキュメント（TDR、アイダイアグラム、BERT）をお知らせください。

LVDSケーブルの選択は、基本的に、アプリケーション固有のコネクタとピン配置の要件を備えた、インピーダンス制御とスキュー制御の問題です。短距離で最大1 Gbpsのデータレートの場合、文書化されたペア内スキューを持つ100 Ω ± 10% STPがエンジニアリングのデフォルトとなります。それ以上の場合は、TDRで検証された±5%のインピーダンスとプリエンファシス対応トランシーバーを備えた、個別にシールドされたツインアックスケーブルが必要になります。インピーダンス許容差、ペア内およびペア間スキュー、コネクタピン配置を独立した品目として指定してください。導通およびハイポットのパススルーだけでは、高速LVDSの承認には十分ではありません。