คู่มือการเลือกสาย LVDS: อิมพีแดนซ์, พินเอาท์ และโครงสร้างสายเคเบิล

การเลือกสายเคเบิล LVDS สำหรับการเชื่อมต่อ Camera Link, FPD-Link หรือ FPGA-to-FPGA นั้นขึ้นอยู่กับข้อกำหนดทางไฟฟ้าและทางกลสี่ประการ:

ประเด็นสำคัญ

• LVDS ต้องการค่าอิมพีแดนซ์แบบดิฟเฟอเรนเชียลที่ 100 Ω ± 10% ตามมาตรฐาน TIA/EIA-644-A — ค่าความคลาดเคลื่อนที่เข้มงวดขึ้น ±5% สำหรับสายที่มีความยาวเกิน 1 Gbps หรือเกิน 5 เมตร ซึ่งได้รับการตรวจสอบด้วย TDR แล้ว
• ความเบี่ยงเบนของสัญญานภายในคู่สาย (Intra-pair skew) ต้องต่ำกว่า 20 ps/m เพื่อการทำงานที่เชื่อถือได้ที่ 1 Gbps; ความเบี่ยงเบนของสัญญานระหว่างคู่สาย (inter-pair skew) ต้องต่ำกว่า 50 ps/m สำหรับอินเทอร์เฟซ LVDS แบบขนาน เช่น Camera Link Full หรือ FPD-Link III แบบสองทิศทาง
• โครงสร้างแบบ Shielded Twisted Pair (STP) และ Twinax เป็นที่นิยมใช้ในสายเคเบิล LVDS — STP สำหรับสายที่มีความยาวไม่เกิน 5 เมตร ที่ความเร็ว 1 Gbps; Twinax ที่มีการชีลด์แยกแต่ละคู่สำหรับสายที่ยาวกว่า หรืออัตราความเร็วสูงกว่า 2 Gbps
• การเลือกคอนเนคเตอร์และพินเอาท์ขึ้นอยู่กับการใช้งานเฉพาะ — Camera Link ใช้ MDR/SDR-26, FPD-Link III สำหรับยานยนต์ใช้ HSD หรือ FAKRA, LVDS สำหรับแผงหลัง FPGA ใช้ Samtec QTH หรือคอนเนคเตอร์แบบบอร์ด-ต่อ-บอร์ดความหนาแน่นสูง
• การยอมรับสายเคเบิล LVDS ตามมาตรฐาน IPC/WHMA-A-620 Class 2 กำหนดให้ต้องมีเอกสารข้อมูลอิมพีแดนซ์ TDR, ข้อมูลการทดสอบแบบ eye-diagram หรือ BERT ที่อัตราความเร็วที่กำหนด รวมถึงการทดสอบความต่อเนื่องและ hi-pot ตามมาตรฐาน

หลักการทั่วไปทางวิศวกรรม: สำหรับอัตราการส่งข้อมูล LVDS สูงสุด 1 Gbps ที่มีความยาวสายไม่เกิน 3 เมตร ให้ระบุ STP แบบ 100 Ω ± 10% — หากเกินกว่านั้น งบประมาณของลิงก์จะลดลงอย่างมากเนื่องจากปัญหาอิมพีแดนซ์และความเบี่ยงเบนของสัญญาน เว้นแต่จะอัปเกรดเป็น Twinax ที่มีการชีลด์แยกแต่ละคู่แบบ ±5%

Differential Impedance: ทำไมต้อง 100 Ω และความคลาดเคลื่อนส่งผลต่อ Eye-Diagram Margin อย่างไร

LVDS ถูกกำหนดโดยมาตรฐาน TIA/EIA-644-A ในฐานะรูปแบบการส่งสัญญาณแบบดิฟเฟอเรนเชียลที่มีสายส่งสัญญาณแบบ 100 Ω, ความผันแปรของสัญญาณดิฟเฟอเรนเชียลโดยประมาณที่ 350 mV และโหมดร่วมที่ 1.2 V การจับคู่อิมพีแดนซ์จะเกิดขึ้นทั้งที่ต้นทางและปลายทาง — ความเบี่ยงเบนใดๆ ในค่าอิมพีแดนซ์ลักษณะเฉพาะของสายเคเบิลจะทำให้เกิดการสะท้อนกลับซึ่งส่งผลเสียต่อความสมบูรณ์ของสัญญาณ

ความคลาดเคลื่อนของอิมพีแดนซ์สายเคเบิลส่งผลโดยตรงต่อ Eye-Diagram Margin สายเคเบิล 100 Ω ± 10% อาจมีความไม่ต่อเนื่อง ±10 Ω ซึ่งแต่ละจุดจะทำให้เกิดการสะท้อนกลับของแรงดันไฟฟ้าประมาณ 5% — สำหรับความผันแปรของสัญญาณ LVDS ที่ 350 mV นั่นคือ 17.5 mV ต่อการไม่ต่อเนื่อง ซึ่งเป็นสัดส่วนที่สำคัญของเกณฑ์ความไวโดยทั่วไปของตัวรับที่ 100 mV ที่ความเร็ว 1+ Gbps

สำหรับอัตราข้อมูลที่สูงกว่า 1 Gbps หรือความยาวสายเกิน 5 เมตร ให้ระบุค่าความคลาดเคลื่อน ±5% และตรวจสอบด้วย TDR ที่หลายจุด คู่มือ อิมพีแดนซ์แบบคู่บิดเกลียว ครอบคลุมความสัมพันธ์ระหว่างรูปทรงของตัวนำ ค่าคงที่ไดอิเล็กทริก และอิมพีแดนซ์ลักษณะเฉพาะโดยละเอียด

ความคลาดเคลื่อนภายในคู่สาย (Intra-Pair) และระหว่างคู่สาย (Inter-Pair): สองปัจจัยที่วิศวกรพลาดไป

การส่งสัญญาณแบบดิฟเฟอเรนเชียลจะปฏิเสธสัญญาณรบกวนแบบโหมดร่วม (common-mode noise) ได้ก็ต่อเมื่อตัวนำทั้งสองของคู่สายมาถึงตัวรับพร้อมกัน ความล่าช้าของเวลาที่เกิดขึ้นระหว่างตัวนำทั้งสอง — ความคลาดเคลื่อนภายในคู่สาย (intra-pair skew) — จะแปลงสัญญาณดิฟเฟอเรนเชียลบางส่วนให้กลายเป็นสัญญาณรบกวนแบบโหมดร่วม และลดขนาดของ eye opening

ความคลาดเคลื่อนภายในคู่สายในสาย LVDS คุณภาพดีมักจะต่ำกว่า 10 ps/m สำหรับ 1 Gbps (ช่วงเวลาหน่วย 1000 ps) แนวปฏิบัติทั่วไปในอุตสาหกรรมจำกัดความคลาดเคลื่อนภายในคู่สายไว้ที่น้อยกว่า 20 ps/m แบบ end-to-end; แอปพลิเคชัน 2+ Gbps ต้องการ 5 ps/m ความคลาดเคลื่อนเกิดจากการจับคู่ความยาวในการพันเกลียวของตัวนำ และจากไดอิเล็กทริกที่สม่ำเสมอรอบตัวนำแต่ละเส้น

ความคลาดเคลื่อนระหว่างคู่สาย (Inter-pair skew) มีความสำคัญสำหรับอินเทอร์เฟซ LVDS แบบขนานที่ส่งข้อมูลที่เกี่ยวข้องกัน — เช่น การกำหนดค่า Camera Link Medium และ Full, ลิงก์สองทิศทาง FPD-Link III และอินเทอร์เฟซจอแสดงผลแบบขนาน ความคลาดเคลื่อนระหว่างคู่สายที่สูงกว่า 50 ps/m จะบังคับให้ต้องมีลอจิก de-skew ที่ตัวรับ หรือจำกัดอัตราข้อมูลสูงสุดของช่องสัญญาณที่ช้าที่สุด

ความคลาดเคลื่อนเป็นหนึ่งในสาเหตุที่พบบ่อยที่สุดที่ทำให้สาย LVDS ที่ผ่านการทดสอบอิมพีแดนซ์และความต่อเนื่องยังคงไม่ผ่านการยอมรับตามเกณฑ์ eye-diagram ให้ระบุค่าความคลาดเคลื่อนทั้งภายในคู่สายและระหว่างคู่สายเป็นรายการแยกต่างหาก

โครงสร้างสายเคเบิล: รูปทรงของ STP, Twinax และ Drain-Wire

โครงสร้างสามแบบครอบคลุมแอปพลิเคชัน LVDS ส่วนใหญ่ โดยมีความแตกต่างกันที่วิธีการป้องกันสัญญาณของแต่ละคู่สายและวิธีการต่อปลายสาย drain wire

Shielded Twisted Pair (STP) หุ้มแต่ละคู่สายบิดเกลียวด้วยฟอยล์อะลูมิเนียม-โพลีเอสเตอร์พร้อมสาย drain wire จากนั้นจึงรวมคู่สายทั้งหมดไว้ภายในสายถักโดยรวม เป็นมาตรฐานสำหรับ Camera Link Base/Medium ที่มีความยาวไม่เกิน 5 เมตร ฟอยล์ให้การลดทอนประมาณ 60 dB ในช่วง 30 MHz–1 GHz; สายถักโดยรวมจัดการกับสัญญาณรบกวนแม่เหล็กไฟฟ้าภายนอก (EMI) การเปรียบเทียบการป้องกัน EMI ครอบคลุมข้อดีข้อเสียระหว่างฟอยล์กับสายถัก

Twinax (สายคู่โคแอกเชียลแบบมีชีลด์แยกแต่ละเส้น) ใช้ตัวนำแบบโคแอกเชียลคู่ขนานพร้อมชีลด์ฟอยล์แยกแต่ละเส้นและสายกราวด์ มักจะมีชีลด์ถักโดยรวม ใช้สำหรับ LVDS ความเร็วสูงที่สูงกว่า 2 Gbps (Camera Link Full, FPD-Link IV, แบ็คเพลน FPGA ความเร็วสูง) ซึ่งระเบียบการควบคุมอิมพีแดนซ์ของรูปทรงโคแอกเชียลมีประสิทธิภาพเหนือกว่าความคลาดเคลื่อนของสายคู่บิดเกลียว

การเข้าสายกราวด์ (Drain-wire termination) เป็นข้อกำหนด LVDS ที่ถูกมองข้ามมากที่สุด — สายกราวด์ต้องเชื่อมต่อกับกราวด์ของแชสซีที่ตัวรับเพื่อการไหลกลับของกระแสชีลด์ สายกราวด์ที่ไม่ได้เข้าไว้จะทำหน้าที่เหมือนเสาอากาศและสร้างสัญญาณรบกวนแบบโหมดร่วมผ่านการคัปปลิ้งแบบคาปาซิทีฟ คู่มือการต่อสายชีลด์ลงกราวด์ ครอบคลุมการตัดสินใจระหว่างการต่อแบบจุดเดียวกับหลายจุดสำหรับ LVDS

สำหรับ ชุดประกอบสายเคเบิลแบบกำหนดเอง แบบไฮบริดที่ส่งสัญญาณ LVDS พร้อมกับไฟ DC การใช้ชุดย่อยแบบมีชีลด์ภายในสำหรับคู่ LVDS จะช่วยป้องกันสัญญาณรบกวนจากการสวิตช์แหล่งจ่ายไฟไม่ให้คัปปลิ้งเข้าสู่คู่สัญญาณความเร็วสูง

มาตรฐานคอนเนคเตอร์และพินเอาท์: Camera Link, FPD-Link, MDR, Hirose, JAE

การเลือกคอนเนคเตอร์ LVDS ขึ้นอยู่กับการใช้งาน — สายเคเบิล 100 Ω เดียวกันจะต่อเข้ากับมาตรฐานคอนเนคเตอร์ที่แตกต่างกัน ขึ้นอยู่กับระบบโฮสต์

Camera Link ใช้คอนเนคเตอร์ MDR-26 (Mini D Ribbon) ที่ฝั่งกล้อง และ SDR-26 ที่ฝั่งเฟรมแกรบเบอร์ตามมาตรฐาน AIA Camera Link rev 2.0 การกำหนดค่า Base, Medium และ Full จะใช้จำนวนคู่สายที่แตกต่างกันภายในคอนเนคเตอร์ 26 พิน: 4 คู่ข้อมูล + 1 คู่สัญญาณนาฬิกาสำหรับ Base, 8+1 สำหรับ Medium, 12+1 สำหรับ Full

FPD-Link III และ FPD-Link IV (Texas Instruments) ใช้คอนเนคเตอร์ HSD หรือ FAKRA Z-key ในการใช้งานยานยนต์ ซึ่ง ชุดประกอบสายเคเบิลยานยนต์ ต้องทนทานต่อการสั่นสะเทือน ความชื้น และการเปลี่ยนแปลงอุณหภูมิ ตามมาตรฐาน AEC-Q200 และข้อกำหนดอื่นๆ ของยานยนต์

FPGA-to-FPGA backplane LVDS โดยทั่วไปจะใช้คอนเนคเตอร์ Samtec QTH/QSH แบบความหนาแน่นสูงสำหรับบอร์ดต่อบอร์ด หรือ Molex Impel ซึ่งต่อเข้ากับ ชุดสายไฟ Samtec ความเร็วสูงแบบกำหนดเอง มาตรฐานเหล่านี้ระบุอิมพีแดนซ์ต่อพินและค่าครอสทอล์กที่ต้องตรงกันที่อินเทอร์เฟซของสายเคเบิล

M-LVDS (Multipoint-LVDS, TIA/EIA-899) ใช้มาตรฐานสายเคเบิลเดียวกัน แต่มีระดับทรานสิสเตอร์และเทอร์มิเนชันแบบหลายจุดที่แตกต่างกัน การเลือกสายเคเบิลเป็นไปตามกฎอิมพีแดนซ์และการเยื้องของสัญญาณ (skew) แบบเดียวกัน ส่วนการจัดเรียงพิน (pinout) จะขึ้นอยู่กับการใช้งานเฉพาะ

การเลือกคอนเนคเตอร์ LVDS ส่งผลต่อความสมบูรณ์ของสัญญาณและต้นทุนการประกอบ ครอบครัวคอนเนคเตอร์ที่นิยมใช้ในสาย LVDS แบบกำหนดเอง:

• Hirose DF series — ระยะพิทช์ละเอียด ชุบทอง เป็นมาตรฐานใน สายรัดสายไฟ Hirose สำหรับเซ็นเซอร์อุตสาหกรรมและ Machine Vision
• JST GH / SH / SR — ขนาดเล็ก เป็นที่นิยมในระบบฝังตัวและอุปกรณ์ทางการแพทย์
• Molex Pico-Clasp / Pico-EZmate — การเชื่อมต่อบอร์ดกับสายไฟสำหรับคู่ LVDS ขนาดกะทัดรัด
• Samtec QStrip / Final Inch — คอนเนคเตอร์ความหนาแน่นสูง มีการระบุอิมพีแดนซ์สำหรับดีไซน์ที่ใช้ความเร็ว >1 Gbps
• Amphenol Mini-IO — รุ่นที่มีกลไกการล็อคสำหรับยานยนต์และอุตสาหกรรมที่ต้องการความทนทานสูง

การจัดเรียงพินมีความสำคัญอย่างยิ่ง คู่สัญญาณดิฟเฟอเรนเชียล (Differential pairs) ต้องอยู่บนพินที่ติดกัน (P/N บนตำแหน่งที่ต่อเนื่องกัน) เพื่อรักษาการควบคู่ทางแม่เหล็กไฟฟ้า (electromagnetic coupling) ระหว่างตัวนำ หากการจับคู่คอนเนคเตอร์แยกคู่สัญญาณออกจากกันโดยใช้พินที่ไม่ติดกันหรือคนละแถว การปฏิเสธสัญญาณรบกวนแบบโหมดร่วม (common-mode noise rejection) จะลดลงและเกิดการเยื้องของสัญญาณสะสม ตรวจสอบให้แน่ใจว่าแผนผังพินของตัวรับตรงกับแผนผังพินของตัวส่งก่อนระบุสายเคเบิลประกอบ — ข้อผิดพลาดในการจัดเรียงพินเป็นสาเหตุที่พบบ่อยที่สุดของความล้มเหลวของลิงก์ LVDS ในการสร้างครั้งแรก

ความยาวสายเคเบิล อัตราข้อมูล และการปรับแต่งสัญญาณล่วงหน้า (Pre-Emphasis)

ความยาวสายเคเบิล LVDS ถูกจำกัดด้วยการลดทอนเนื่องจาก Skin Effect, การสูญเสียในฉนวน (dielectric loss) และความไวของอินพุตตัวรับ สำหรับลิงก์ที่ไม่มีการปรับแก้ (un-equalized) ค่าสูงสุดทั่วไปในอุตสาหกรรม: 5 เมตร ที่ 1 Gbps ผ่าน STP, 10 เมตร ที่ 1 Gbps ผ่าน Twinax, 5 เมตร ที่ 2 Gbps ผ่าน Twinax, 7 เมตร ที่ 2.5+ Gbps ผ่าน Twinax พร้อมการปรับแต่งสัญญาณล่วงหน้า

สำหรับการใช้งานที่ยาวขึ้น การปรับแต่งสัญญาณล่วงหน้าของตัวส่ง (transmitter pre-emphasis) และการปรับแก้ของตัวรับ (receiver equalization) จะชดเชยการสูญเสียของสายเคเบิล ชิป SerDes LVDS สมัยใหม่ส่วนใหญ่มีฟังก์ชัน pre-emphasis ที่ตั้งโปรแกรมได้ (2–6 dB) และ equalization (CTLE หรือ DFE) เพื่อยืดความยาวสายเคเบิลที่ใช้งานได้ 50–100% เหนือค่าสูงสุดที่ไม่มีการปรับแก้

สำหรับ ชุดสาย LVDS ที่มีข้อจำกัดด้านความยาวเทียบกับอัตราข้อมูล ให้ระบุค่าการสูญเสียสัญญาณ S21 ของสายเคเบิลที่ความถี่ Nyquist ที่ใช้งาน แทนที่จะเป็นความยาวเพียงอย่างเดียว — การสูญเสียของสายเคเบิลที่ 500 MHz (Nyquist ที่ 1 Gbps) มีความเกี่ยวข้องโดยตรงมากกว่าความยาวทางกายภาพที่เกิน 5 เมตร

ตารางข้อมูลจำเพาะของแอปพลิเคชัน LVDS กับสายเคเบิล

คำถามที่พบบ่อยเกี่ยวกับข้อมูลจำเพาะ

LVDS ต้องการอิมพีแดนซ์แบบดิฟเฟอเรนเชียลเท่าใด และค่าความคลาดเคลื่อนใดที่ยอมรับได้?

LVDS ต้องการอิมพีแดนซ์ลักษณะเฉพาะแบบดิฟเฟอเรนเชียล 100 Ω ตามมาตรฐาน TIA/EIA-644-A โดยทั่วไปมีความคลาดเคลื่อน ±10% สำหรับระยะทางสูงสุด 1 Gbps และ ±5% สำหรับความเร็วสูงกว่า 1 Gbps หรือเกิน 5 เมตร ตรวจสอบอิมพีแดนซ์ด้วย TDR ที่หลายจุด — ทั้งสายเคเบิลดิบและการเชื่อมต่อคอนเนคเตอร์มีส่วนต่อโปรไฟล์

ความคลาดเคลื่อนภายในคู่ (intra-pair skew) ต้องแม่นยำเพียงใดสำหรับ LVDS 1 Gbps?

สำหรับ LVDS 1 Gbps (ช่วงเวลาหน่วย 1000 ps) ความคลาดเคลื่อนภายในคู่ควรต่ำกว่า 20 ps/m ตลอดทั้งเส้นทางรวมถึงส่วนที่มาจากคอนเนคเตอร์ สำหรับความเร็ว 2 Gbps ขึ้นไป ให้ตั้งเป้าไว้ที่ 5–10 ps/m ความคลาดเคลื่อนถูกกำหนดโดยการพันสายเคเบิลและความสม่ำเสมอของฉนวนรอบตัวนำแต่ละเส้น — ระบุทั้งสองอย่างเป็นรายการแยกต่างหาก

เมื่อใดควรกำหนดค่าสายเคเบิลแบบชีลด์เดี่ยว (individually-shielded twinax) แทนสายแบบชีลด์รวม (overall-shielded STP)?

จำเป็นต้องใช้สาย Twinax เมื่ออัตราการส่งข้อมูลเกิน 2 Gbps ต่อคู่, ความยาวสายเคเบิลเกิน 7 เมตรที่ 1 Gbps, หรือสายเคเบิลวิ่งใกล้แหล่งกำเนิดสัญญาณรบกวนสูง (มอเตอร์ไดรฟ์, แหล่งจ่ายไฟแบบสวิตชิ่ง, เครื่องส่งสัญญาณ RF) สาย STP เพียงพอสำหรับ Camera Link Base ที่มีความยาวไม่เกิน 5 เมตร, ลิงก์แบ็คเพลน FPGA ที่มีความยาวไม่เกิน 3 เมตร, และแอปพลิเคชัน LVDS ใดๆ ที่ต่ำกว่า 1 Gbps ในสภาพแวดล้อมที่มีสัญญาณรบกวนทางแม่เหล็กไฟฟ้า (EMI) ปานกลาง

สายเคเบิลเดียวกันสามารถใช้กับแอปพลิเคชัน Camera Link และ FPD-Link ได้หรือไม่?

ข้อกำหนดทางไฟฟ้าที่ 100 Ω เหมือนกัน ดังนั้นสายเคเบิลดิบเดียวกันจึงสามารถใช้ได้ทั้งสองอย่าง ความแตกต่างอยู่ที่การเชื่อมต่อ (MDR-26 สำหรับ Camera Link เทียบกับ HSD/FAKRA สำหรับ FPD-Link ในยานยนต์), การกำหนดพินเอาต์, และข้อกำหนดด้านสิ่งแวดล้อม — Camera Link สำหรับห้องปฏิบัติการ/อุตสาหกรรม; FPD-Link ในยานยนต์ต้องการส่วนประกอบที่ได้มาตรฐาน AEC-Q200, ช่วงอุณหภูมิที่กว้างขึ้น, และการทดสอบการสั่นสะเทือน

MOQ และระยะเวลารอคอยสินค้าที่ใช้กับชุดประกอบสายเคเบิล LVDS แบบกำหนดเองพร้อมข้อมูลการทดสอบ TDR คือเท่าใด?

ปริมาณการผลิตต้นแบบ (น้อยกว่า 25 ชิ้น) พร้อมเอกสาร TDR โดยทั่วไปจะจัดส่งใน 3–5 สัปดาห์ การผลิตจำนวนมาก (500 ชิ้นขึ้นไป) จะใช้การรีดขึ้นรูปที่ควบคุมอิมพีแดนซ์โดยเฉพาะและใช้เวลา 6–10 สัปดาห์ MOQ ขึ้นอยู่กับจำนวนคู่ของสาย twinax — สาย twinax แบบคู่เดี่ยวมักจะมี MOQ ต่ำกว่าโครงสร้างแบบหลายคู่ โปรดระบุอัตราข้อมูลเป้าหมาย, คอนเนคเตอร์ที่ปลายแต่ละด้าน, สภาพแวดล้อม, และเอกสารการทดสอบที่ต้องการ (TDR, eye diagram, BERT) สำหรับใบเสนอราคาเฉพาะ

การเลือกสายเคเบิล LVDS โดยพื้นฐานแล้วคือปัญหาการควบคุมอิมพีแดนซ์และการควบคุมสเควนซ์ (skew) ที่มีข้อกำหนดคอนเนคเตอร์และพินเอาต์เฉพาะสำหรับแอปพลิเคชัน สำหรับอัตราข้อมูลสูงถึง 1 Gbps ในระยะสั้น, สาย STP 100 Ω ± 10% พร้อมการบันทึก intra-pair skew เป็นค่าเริ่มต้นทางวิศวกรรม; นอกเหนือจากนั้น, สาย twinax แบบชีลด์เดี่ยวพร้อมอิมพีแดนซ์ ±5% ที่ผ่านการตรวจสอบด้วย TDR และทรานซีฟเวอร์ที่สามารถทำงานร่วมกับ pre-emphasis ได้จะกลายเป็นสิ่งจำเป็น ระบุค่าความคลาดเคลื่อนของอิมพีแดนซ์, intra-pair และ inter-pair skew, และพินเอาต์ของคอนเนคเตอร์เป็นรายการแยกต่างหาก — การผ่านการทดสอบ continuity และ hi-pot เพียงอย่างเดียวไม่เพียงพอสำหรับการยอมรับ LVDS ความเร็วสูง