دليل اختيار كابلات LVDS: المعاوقة، التوصيلات، وبنية الكابل

يعتمد اختيار كابل LVDS لروابط Camera Link أو FPD-Link أو FPGA-to-FPGA على أربعة مواصفات كهربائية وميكانيكية:

النقاط الرئيسية

• يتطلب LVDS مقاومة تفاضلية 100 أوم ± 10% وفقًا لمعيار TIA/EIA-644-A — تفاوت أضيق ±5% للوصلات التي تزيد عن 1 جيجابت في الثانية أو تتجاوز 5 أمتار، تم التحقق منها بواسطة TDR.
• يجب أن يظل الانحراف الزمني داخل الزوج (Intra-pair skew) أقل من 20 بيكو ثانية/متر لتشغيل موثوق به بسرعة 1 جيجابت في الثانية؛ الانحراف الزمني بين الأزواج (inter-pair skew) أقل من 50 بيكو ثانية/متر لواجهات LVDS المتوازية مثل Camera Link Full أو FPD-Link III ثنائية الاتجاه.
• تهيمن هياكل الأزواج المجدولة المحمية (STP) والأسلاك المزدوجة (twinax) على كابلات LVDS — STP للوصلات التي تقل عن 5 أمتار بسرعة 1 جيجابت في الثانية؛ أسلاك مزدوجة محمية بشكل فردي للوصلات الأطول أو معدلات أعلى من 2 جيجابت في الثانية.
• اختيار الموصلات وتخطيط الدبابيس يعتمد على التطبيق — يستخدم Camera Link موصلات MDR/SDR-26، وتستخدم FPD-Link III للسيارات موصلات HSD أو FAKRA، وتستخدم LVDS للوحة الخلفية FPGA موصلات Samtec QTH أو موصلات عالية الكثافة من لوحة إلى لوحة.
• يتطلب قبول الفئة 2 من معيار IPC/WHMA-A-620 لكابلات LVDS توثيق مقاومة TDR، وبيانات اختبار مخطط العين (eye-diagram) أو BERT بالمعدل المحدد، بالإضافة إلى الاستمرارية واختبار الجهد العالي (hi-pot) وفقًا للمعيار.

قاعدة هندسية عامة: لمعدلات بيانات LVDS تصل إلى 1 جيجابت في الثانية مع وصلات أقل من 3 أمتار، حدد STP بمقاومة 100 أوم ± 10% — بخلاف ذلك، تنهار ميزانية الوصلة بسبب المقاومة والانحراف الزمني ما لم تقم بالترقية إلى أسلاك مزدوجة محمية بشكل فردي بنسبة ±5%.

المقاومة التفاضلية: لماذا 100 أوم، وكيف يؤثر التفاوت على هامش مخطط العين

يتم تعريف LVDS بواسطة TIA/EIA-644-A كنموذج إشارة تفاضلية بخطوط نقل مقاومتها 100 أوم، وتأرجح تفاضلي اسمي 350 مللي فولت، ووضع مشترك 1.2 فولت. يتم مطابقة المقاومة عند المصدر والمستقبل — أي انحراف في المقاومة المميزة التفاضلية للكابل يخلق انعكاسًا يضعف سلامة الإشارة.

يؤثر تفاوت مقاومة الكابل بشكل مباشر على هامش مخطط العين. يمكن أن يحتوي كابل بمقاومة 100 أوم ± 10% على انقطاعات بمقدار ±10 أوم، ينتج كل منها حوالي 5% انعكاس للجهد — عند تأرجح LVDS البالغ 350 مللي فولت، يكون ذلك 17.5 مللي فولت لكل انقطاع، وهو جزء كبير من عتبة حساسية المستقبل النموذجية البالغة 100 مللي فولت عند سرعة 1 جيجابت في الثانية أو أعلى.

بالنسبة لمعدلات البيانات التي تزيد عن 1 جيجابت في الثانية أو المسافات التي تتجاوز 5 أمتار، حدد تفاوتًا ±5% وتحقق باستخدام TDR في نقاط متعددة. يغطي دليل مقاومة الزوج الملتوي العلاقة بين هندسة الموصل، والثابت العازل، والمقاومة المميزة بالتفصيل.

الانحراف داخل الزوج وبين الأزواج: بندان يتجاهلهما المهندسون

تتجاهل الإشارة التفاضلية الضوضاء المشتركة فقط عندما يصل كلا الموصلين في الزوج إلى المستقبل في نفس الوقت. يؤدي التأخير الزمني بين الموصلين — الانحراف داخل الزوج — إلى تحويل الإشارة التفاضلية جزئيًا إلى ضوضاء مشتركة وتقليل فتحة العين.

عادةً ما يكون الانحراف داخل الزوج في كابلات LVDS الجيدة أقل من 10 بيكو ثانية/متر. بالنسبة لـ 1 جيجابت في الثانية (وحدة فاصل زمني 1000 بيكو ثانية)، تحد الممارسات الصناعية النموذجية من الانحراف داخل الزوج إلى أقل من 20 بيكو ثانية/متر من البداية إلى النهاية؛ تتطلب تطبيقات 2 جيجابت في الثانية أو أعلى 5 بيكو ثانية/متر. يعتمد الانحراف على مطابقة الطول في جدل الموصلات وعلى العزل الموحد حول كل موصل.

الانحراف بين الأزواج مهم لواجهات LVDS المتوازية التي تحمل بيانات ذات صلة — تكوينات Camera Link Medium و Full، وروابط FPD-Link III ثنائية الاتجاه، وواجهات العرض المتوازية. يجبر الانحراف بين الأزواج الذي يزيد عن 50 بيكو ثانية/متر منطق إلغاء الانحراف عند المستقبل أو يحد من أقصى معدل بيانات للقناة الأبطأ.

يعد الانحراف أحد الأسباب الأكثر شيوعًا لفشل كابلات LVDS في اجتياز اختبارات مقاومة الدائرة واختبارات الاستمرارية في قبول مخطط العين. حدد تفاوتات الانحراف داخل الزوج وبين الأزواج كبنود منفصلة.

بناء الكابل: هندسة STP، Twinax، وسلك التصريف

تغطي ثلاثة أنواع من البناء معظم تطبيقات LVDS، والتي تتميز بكيفية حماية كل زوج وكيفية إنهاء سلك التصريف.

الزوج الملتوي المحمي (STP) يغلف كل زوج ملتوي برقائق من الألومنيوم والبوليستر مع سلك تصريف، ثم يجمع الأزواج داخل ضفيرة شاملة. قياسي لتشغيلات Camera Link Base/Medium التي تقل عن 5 أمتار. توفر الرقاقة توهينًا يبلغ حوالي 60 ديسيبل عبر 30 ميجاهرتز–1 جيجاهرتز؛ تتعامل الضفيرة الشاملة مع التداخل الكهرومغناطيسي الخارجي. مقارنة الحماية من التداخل الكهرومغناطيسي تغطي المفاضلة بين الرقاقة والضفيرة.

التوأم المحوري (زوج محوري محمي فرديًا) يستخدم موصلين محوريين متوازيين مع دروع رقائق فردية وأسلاك تصريف، وغالبًا مع جديلة شاملة. يُستخدم لـ LVDS عالي السرعة فوق 2 جيجابت في الثانية (Camera Link Full، FPD-Link IV، لوحة خلفية FPGA عالية السرعة) حيث تتفوق انضباط المعاوقة المتحكم بها للهندسة المحورية على تحمل الزوج الملتوي.

إنهاء سلك التصريف هو مواصفات LVDS الأكثر إغفالًا - يجب ربط سلك التصريف بالأرضي للهيكل عند المستقبل لعودة تيار الدرع. تعمل أسلاك التصريف غير المنتهية كهوائيات وتحقن ضوضاء الوضع المشترك عبر الاقتران السعوي. يغطي دليل تأريض الدرع قرار النقطة الواحدة مقابل النقاط المتعددة لمنع حلقات الأرضي لـ LVDS.

لتجميع كابل مخصص هجين يحمل LVDS بالإضافة إلى طاقة التيار المستمر، فإن حزمة فرعية داخلية محمية لأزواج LVDS تمنع ضوضاء تبديل الإمداد من الاقتران بالأزواج عالية السرعة.

معايير الموصلات وتخطيط الدبابيس: Camera Link، FPD-Link، MDR، Hirose، JAE

يعتمد اختيار موصل LVDS على التطبيق - يتم إنهاء نفس الكابل 100 أوم إلى معايير موصلات مختلفة اعتمادًا على النظام المضيف.

يستخدم Camera Link موصل MDR-26 (Mini D Ribbon) على جانب الكاميرا و SDR-26 على ملتقط الإطارات وفقًا لـ AIA Camera Link rev 2.0. تشغل تكوينات Base و Medium و Full أعدادًا مختلفة من الأزواج داخل الموصل ذي 26 دبوسًا: 4 أزواج بيانات + 1 ساعة لـ Base، و 8+1 لـ Medium، و 12+1 لـ Full.

تستخدم FPD-Link III و FPD-Link IV (Texas Instruments) موصلات HSD أو FAKRA Z-key في تطبيقات السيارات، حيث يجب أن يتحمل تجميع الكابلات للسيارات الاهتزاز والرطوبة ودورات درجة الحرارة وفقًا لـ AEC-Q200 ومواصفات السيارات المكافئة.

عادةً ما يستخدم LVDS للوحة الخلفية من FPGA إلى FPGA موصلات Samtec QTH/QSH عالية الكثافة من لوحة إلى لوحة أو Molex Impel، والتي يتم إنهاؤها كـ حزام أسلاك Samtec عالي السرعة مخصص. تحدد هذه قيم المعاوقة والتشويش لكل دبوس والتي يجب مطابقتها عند واجهة الكابل.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) يستخدم نفس معايير الكابلات ولكن بمستويات مرسل/مستقبل مختلفة وإنهاء متعدد النقاط. يتبع اختيار الكابل نفس قواعد المعاوقة والانحراف؛ مخطط التوصيل خاص بالتطبيق.

يؤثر اختيار موصل LVDS على سلامة الإشارة وتكلفة التجميع. العائلات الشائعة المستخدمة في أطقم كابلات LVDS المخصصة:

• سلسلة Hirose DF — ذات مسافة دقيقة، مطلية بالذهب؛ قياسية في طقم كابلات Hirose للمستشعرات الصناعية ورؤية الآلة
• JST GH / SH / SR — عامل شكل صغير؛ شائع في الأنظمة المدمجة والأجهزة الطبية
• Molex Pico-Clasp / Pico-EZmate — من لوحة إلى سلك لأزواج LVDS المدمجة
• Samtec QStrip / Final Inch — موصلات عالية الكثافة، معاوقة محددة لتصميمات تزيد عن 1 جيجابت في الثانية
• Amphenol Mini-IO — إصدارات قفل للسيارات والصناعات المتينة

اتفاقية مخطط التوصيل بالغة الأهمية. يجب أن تشغل الأزواج التفاضلية دبابيس متجاورة (P/N على مواضع متتالية) للحفاظ على الاقتران الكهرومغناطيسي بين الموصلات. إذا قام تعيين الموصل بفصل زوج عبر دبابيس غير متجاورة أو صفوف مختلفة، فإنه ينهار رفض الضوضاء المشتركة ويتراكم الانحراف. تحقق من تطابق خريطة دبابيس المستقبل مع خريطة دبابيس المرسل قبل تحديد تجميع الكابل — أخطاء مخطط التوصيل هي السبب الأكثر شيوعًا لفشل رابط LVDS عند البناء الأول.

طول الكابل، ومعدل البيانات، والمقايضات المسبقة للتأكيد

يحد ضعف الجلد، وفقدان العازل، وحساسية مدخلات المستقبل من طول كابل LVDS. بالنسبة للروابط غير المعادلة، فإن الحد الأقصى النموذجي للصناعة هو: 5 أمتار عند 1 جيجابت في الثانية عبر STP، و 10 أمتار عند 1 جيجابت في الثانية عبر twinax، و 5 أمتار عند 2 جيجابت في الثانية عبر twinax، و 7 أمتار عند 2.5+ جيجابت في الثانية عبر twinax مع تأكيد مسبق.

للمسافات الأطول، يعوض التأكيد المسبق للمرسل والمعادلة للمستقبل عن فقدان الكابل. تتضمن معظم شرائح SerDes LVDS الحديثة تأكيدًا مسبقًا قابلاً للبرمجة (2-6 ديسيبل) ومعادلة (CTLE أو DFE) لتمديد طول الكابل القابل للاستخدام بنسبة 50-100٪ فوق الحد الأقصى غير المعاد.

بالنسبة لـ تجميعات LVDS على حافة ميزانية الطول مقابل معدل البيانات، حدد خسارة الإدخال S21 للكابل عند تردد Nyquist التشغيلي بدلاً من الطول وحده — خسارة الكابل عند 500 ميجاهرتز (تردد Nyquist البالغ 1 جيجابت في الثانية) تكون أكثر صلة مباشرة من الطول المادي الذي يتجاوز 5 أمتار.

مصفوفة مواصفات الكابل لتطبيق LVDS

أسئلة شائعة حول المواصفات

ما هي المعاوقة التفاضلية التي يتطلبها LVDS، وما هو التفاوت المقبول؟

يتطلب LVDS معاوقة مميزة تفاضلية تبلغ 100 أوم وفقًا لـ TIA/EIA-644-A، مع تفاوت عادةً ±10% للمسارات التي تصل إلى 1 جيجابت في الثانية و ±5% فوق 1 جيجابت في الثانية أو ما يتجاوز 5 أمتار. تحقق من المعاوقة باستخدام TDR عند نقاط متعددة — كل من الكابل الخام وإنهاء الموصل يساهمان في الملف الشخصي.

ما مدى دقة انحراف الأزواج الداخلية المطلوبة لـ LVDS بسرعة 1 جيجابت في الثانية؟

بالنسبة لـ LVDS بسرعة 1 جيجابت في الثانية (وحدة فاصلة عائمة 1000 بيكو ثانية)، يجب أن يظل انحراف الأزواج الداخلية أقل من 20 بيكو ثانية/متر من البداية إلى النهاية بما في ذلك مساهمة الموصل. بالنسبة لسرعة 2 جيجابت في الثانية وأسرع، استهدف 5-10 بيكو ثانية/متر. يتم تحديد الانحراف بواسطة جديلة الكابل وتوحيد العازل حول كل موصل — حدد كلاهما كبنود منفصلة.

متى يجب أن أحدد كابل Twinax ذو التدريع الفردي مقابل كابل STP ذو التدريع الكلي؟

يُعد Twinax مطلوبًا عندما تتجاوز معدلات نقل البيانات 2 جيجابت في الثانية لكل زوج، أو يتجاوز طول الكابل 7 أمتار عند 1 جيجابت في الثانية، أو يعمل الكابل بالقرب من مصادر تداخل قوية (محركات كهربائية، مصادر طاقة تبديلية، أجهزة إرسال لاسلكية). يكفي STP لتطبيقات Camera Link Base التي تقل عن 5 أمتار، وروابط اللوحة الخلفية لـ FPGA التي تقل عن 3 أمتار، وأي تطبيق LVDS أقل من 1 جيجابت في الثانية في بيئة EMI معتدلة.

هل يمكن للكابل نفسه أن يخدم تطبيقات Camera Link و FPD-Link؟

المواصفات الكهربائية 100 أوم متطابقة، لذا يمكن للكابل الخام نفسه أن يخدم كلاهما. تكمن الاختلافات في الموصلات (MDR-26 لـ Camera Link مقابل HSD/FAKRA لتطبيقات FPD-Link الخاصة بالسيارات)، وتعيين ترتيب الأسلاك، والمتطلبات البيئية — Camera Link مخصص للمختبرات/الصناعة؛ بينما يتطلب FPD-Link الخاص بالسيارات مكونات AEC-Q200، ونطاق درجة حرارة أوسع، واختبارات الاهتزاز.

ما هو الحد الأدنى لكمية الطلب (MOQ) ووقت التسليم لتجميعات كابلات LVDS المخصصة مع بيانات اختبار TDR؟

عادةً ما يتم تسليم كميات النماذج الأولية (أقل من 25 وحدة) مع وثائق TDR في غضون 3-5 أسابيع. تنتقل دفعات الإنتاج (500+) إلى بث خاص بالتحكم في المعاوقة وتستغرق 6-10 أسابيع. يعتمد الحد الأدنى لكمية الطلب (MOQ) على عدد أزواج Twinax — عادةً ما يكون لـ Twinax ذي الزوج الواحد حد أدنى لكمية طلب أقل من التركيبات متعددة الأزواج. قم بتوفير معدل البيانات المستهدف، والموصل في كل طرف، والظروف البيئية، ووثائق الاختبار المطلوبة (TDR، مخطط العين، BERT) للحصول على عرض أسعار محدد.

يعد اختيار كابل LVDS بشكل أساسي مشكلة تحكم في المعاوقة والانحراف الزمني مع متطلبات موصل وترتيب أسلاك خاصة بالتطبيق. بالنسبة لمعدلات البيانات التي تصل إلى 1 جيجابت في الثانية عبر مسافات قصيرة، فإن STP بمعاوقة 100 أوم ± 10% مع انحراف زمني موثق داخل الزوج هو الإعداد الهندسي الافتراضي؛ بخلاف ذلك، يصبح Twinax ذو التدريع الفردي مع معاوقة ± 5% تم التحقق منها بواسطة TDR وأجهزة إرسال قادرة على التنبؤ المسبق ضروريًا. حدد تحمل المعاوقة، والانحراف الزمني داخل الزوج وبين الأزواج، وترتيب أسلاك الموصل كبنود مستقلة — اجتياز الاستمرارية واختبار الجهد العالي وحده لا يكفي لقبول LVDS عالي السرعة.