كابل LVDS هو كابل ذو معاوقة محكومة ينقل إشارات تفاضلية منخفضة الجهد (Low-Voltage Differential Signaling) — وهي تأرجح تفاضلي بمقدار ±350 مللي فولت عبر زوج ملتوي أو كابل twinax بمعاوقة 100 أوم، وهو موحد وفقاً لمعيار TIA/EIA-644-A. يقوم هذا الكابل بنقل البيانات عالية السرعة للشاشات، وكاميرات الرؤية الآلية، ووصلات FPGA بطاقة منخفضة وتداخل كهرومغناطيسي (EMI) منخفض، ولهذا السبب تعتبر المعاوقة، والانحراف (skew)، والتدريع عوامل أساسية في اختياره.
يعتمد اختيار كابل LVDS لوصلات Camera Link، أو FPD-Link، أو وصلات FPGA-to-FPGA على أربع مواصفات كهربائية وميكانيكية:
نقاط رئيسية
- يتطلب معيار LVDS معاوقة تفاضلية قدرها 100 أوم ± 10% وفقاً لمعيار TIA/EIA-644-A — مع تفاوت أكثر صرامة بنسبة ±5% للوصلات التي تتجاوز سرعتها 1 جيجابت في الثانية أو أطول من 5 أمتار، ويتم التحقق منها عبر تقنية TDR.
- يجب أن يظل الانحراف داخل الزوج (Intra-pair skew) أقل من 20 بيكو ثانية/متر لضمان تشغيل موثوق بسرعة 1 جيجابت في الثانية؛ ويجب أن يكون الانحراف بين الأزواج (inter-pair skew) أقل من 50 بيكو ثانية/متر لواجهات LVDS المتوازية مثل Camera Link Full أو FPD-Link III ثنائي الاتجاه.
- تسيطر هياكل الزوج الملتوي المحمي (STP) و twinax على كابلات LVDS — حيث يُستخدم STP للوصلات التي يقل طولها عن 5 أمتار بسرعة 1 جيجابت في الثانية؛ بينما يُستخدم كابل twinax المحمي فردياً للوصلات الأطول أو السرعات التي تتجاوز 2 جيجابت في الثانية.
- يعتمد اختيار الموصل وتوزيع الدبابيس (pinout) على التطبيق المحدد — تستخدم Camera Link موصلات MDR/SDR-26، وتستخدم FPD-Link III في السيارات موصلات HSD أو FAKRA، بينما تستخدم وصلات LVDS في لوحات FPGA الخلفية موصلات Samtec QTH أو موصلات عالية الكثافة من لوحة إلى لوحة.
- يتطلب قبول كابلات LVDS وفق معيار IPC/WHMA-A-620 Class 2 توثيق معاوقة TDR، وبيانات اختبار مخطط العين (eye-diagram) أو BERT عند السرعة المقدرة، بالإضافة إلى اختبار الاستمرارية والجهد العالي (hi-pot) وفقاً للمعيار.
قاعدة هندسية عامة: لمعدلات بيانات LVDS تصل إلى 1 جيجابت في الثانية مع وصلات أقل من 3 أمتار، حدد كابل STP بمعاوقة 100 أوم ± 10% — وما يتجاوز ذلك، تنهار ميزانية الوصلة بسبب المعاوقة والانحراف ما لم تقم بالترقية إلى كابل twinax محمي فردياً بمعاوقة ±5%.
المعاوقة التفاضلية: لماذا 100 أوم، وكيف يؤثر التفاوت على هامش مخطط العين (Eye-Diagram)
يُعرف معيار LVDS بواسطة TIA/EIA-644-A كنظام إشارات تفاضلي مع خطوط نقل منهية بمعاوقة 100 أوم، وتأرجح تفاضلي اسمي قدره 350 مللي فولت، وجهد وضع مشترك قدره 1.2 فولت. يتم مطابقة المعاوقة عند المصدر والمستقبل — وأي انحراف في المعاوقة المميزة التفاضلية للكابل يؤدي إلى انعكاس يقلل من سلامة الإشارة.
تؤثر سماحية معاوقة الكابل بشكل مباشر على هامش مخطط العين (eye-diagram). يمكن أن يحتوي الكابل ذو المعاوقة 100 أوم ± 10% على انقطاعات تصل إلى ±10 أوم، حيث ينتج كل منها انعكاس جهد بنسبة 5% تقريبًا — وهو ما يعادل 17.5 مللي فولت لكل انقطاع عند تأرجح جهد LVDS البالغ 350 مللي فولت، وهو جزء كبير من عتبة حساسية المستقبل النموذجية البالغة 100 مللي فولت عند سرعات 1+ جيجابت في الثانية.
بالنسبة لمعدلات البيانات التي تتجاوز 1 جيجابت في الثانية أو المسافات التي تزيد عن 5 أمتار، يجب تحديد سماحية ±5% والتحقق منها باستخدام تقنية TDR في نقاط متعددة. يغطي دليل معاوقة الزوج الملتوي العلاقة بين هندسة الموصل، وثابت العزل الكهربائي، والمعاوقة المميزة بالتفصيل.
انحراف داخل الزوج وبين الأزواج: عنصران في الميزانية يغفل عنهما المهندسون
تعمل الإشارات التفاضلية على رفض ضوضاء النمط المشترك فقط عندما يصل كلا موصلي الزوج إلى المستقبل في وقت واحد. يؤدي التأخير الزمني بين الموصلين — الانحراف داخل الزوج (intra-pair skew) — إلى تحويل الإشارة التفاضلية جزئيًا إلى ضوضاء نمط مشترك ويقلل من فتحة العين.
عادة ما يكون الانحراف داخل الزوج في كابلات LVDS الجيدة أقل من 10 بيكو ثانية/متر. بالنسبة لسرعة 1 جيجابت في الثانية (فاصل زمني للوحدة 1000 بيكو ثانية)، تحد الممارسات الصناعية النموذجية من الانحراف داخل الزوج إلى أقل من 20 بيكو ثانية/متر من الطرف إلى الطرف؛ بينما تتطلب التطبيقات التي تزيد عن 2 جيجابت في الثانية 5 بيكو ثانية/متر. ينتج الانحراف عن عدم تطابق الطول عند جدل الموصلات وعن تجانس العازل الكهربائي حول كل موصل.
الانحراف بين الأزواج (inter-pair skew) مهم لواجهات LVDS المتوازية التي تحمل بيانات ذات صلة — مثل تكوينات Camera Link المتوسطة والكاملة، وروابط FPD-Link III ثنائية الاتجاه، وواجهات العرض المتوازية. يؤدي الانحراف بين الأزواج الذي يتجاوز 50 بيكو ثانية/متر إلى فرض منطق تصحيح الانحراف (de-skew) عند المستقبل أو يحد من الحد الأقصى لمعدل البيانات لأبطأ قناة.
يعد الانحراف أحد أكثر الأسباب شيوعًا لفشل كابلات LVDS في اختبارات قبول مخطط العين رغم اجتيازها لاختبارات المعاوقة والاستمرارية. تأكد من تحديد سماحيات الانحراف داخل الزوج وبين الأزواج كبنود منفصلة.
هيكل الكابل: STP، وTwinax، وهندسة سلك التصريف (Drain-Wire)
تغطي ثلاثة هياكل معظم تطبيقات LVDS، وتتميز بكيفية حماية كل زوج وكيفية إنهاء سلك التصريف.
الزوج المجدول المحمي (STP) يغلف كل زوج مجدول برقائق ألومنيوم-بوليستر مع سلك تصريف، ثم يجمع الأزواج داخل جديلة خارجية. وهو المعيار المعتمد لتوصيلات Camera Link Base/Medium التي يقل طولها عن 5 أمتار. توفر الرقاقة توهيناً يبلغ حوالي 60 ديسيبل عبر نطاق 30 ميجاهرتز إلى 1 جيجاهرتز؛ بينما تتعامل الجديلة الخارجية مع التداخل الكهرومغناطيسي (EMI) الخارجي. يغطي مقارنة الحماية من التداخل الكهرومغناطيسي (EMI) المفاضلة بين الرقاقة والجديلة.
Twinax (زوج محوري محمي بشكل فردي) يستخدم موصلين متوازيين بنمط محوري مع رقائق حماية فردية وأسلاك تصريف، وغالباً ما يكون مزوداً بجديلة خارجية. يُستخدم لنقل بيانات LVDS عالية السرعة التي تتجاوز 2 جيجابت في الثانية (مثل Camera Link Full، وFPD-Link IV، واللوحات الخلفية FPGA عالية السرعة) حيث يتفوق الانضباط في معاوقة هندسة الكابل المحوري على تفاوت الزوج المجدول.
إنهاء سلك التصريف هو مواصفة LVDS الأكثر تجاهلاً؛ حيث يجب ربط سلك التصريف بأرضي الهيكل عند جهاز الاستقبال لضمان عودة تيار الحماية. تعمل أسلاك التصريف غير المنتهية كهوائيات وتقوم بحقن ضوضاء النمط المشترك عبر الاقتران السعوي. يغطي دليل تأريض الحماية قرار التأريض أحادي النقطة مقابل متعدد النقاط لـ LVDS.
بالنسبة لـ تجميع كابلات مخصص هجين يحمل إشارات LVDS بالإضافة إلى طاقة التيار المستمر، تمنع الحزمة الفرعية المحمية الداخلية لأزواج LVDS ضوضاء تبديل مصدر الطاقة من الاقتران بالأزواج عالية السرعة.
معايير الموصلات وتوزيع الدبابيس (Pinout): Camera Link، FPD-Link، MDR، Hirose، JAE
يعتمد اختيار موصل LVDS على التطبيق؛ حيث يتم إنهاء نفس الكابل بمعاوقة 100 أوم بمعايير موصلات مختلفة اعتماداً على النظام المضيف.
Camera Link يستخدم موصل MDR-26 (Mini D Ribbon) على جانب الكاميرا وموصل SDR-26 على جانب بطاقة التقاط الصور (Frame Grabber) وفقاً لمعيار AIA Camera Link الإصدار 2.0. تقوم تكوينات Base وMedium وFull بملء أعداد مختلفة من الأزواج داخل الموصل ذي الـ 26 دبوساً: 4 أزواج بيانات بالإضافة إلى زوج ساعة واحد لـ Base، و8+1 لـ Medium، و12+1 لـ Full.
تستخدم تقنيات FPD-Link III و FPD-Link IV (من شركة Texas Instruments) موصلات HSD أو FAKRA Z-key في تطبيقات السيارات، حيث يجب أن تتحمل تجميعات كابلات السيارات الاهتزاز والرطوبة ودورات الحرارة وفقاً لمعايير AEC-Q200 ومواصفات السيارات المكافئة.
تستخدم تقنية FPGA-to-FPGA backplane LVDS عادةً موصلات Samtec QTH/QSH عالية الكثافة من لوحة إلى لوحة أو موصلات Molex Impel، والتي يتم إنهاؤها كـ ضفيرة أسلاك Samtec عالية السرعة مخصصة. تحدد هذه المكونات قيم المعاوقة (impedance) والتداخل (crosstalk) لكل دبوس، والتي يجب مطابقتها عند واجهة الكابل.
تستخدم تقنية M-LVDS (Multipoint-LVDS, TIA/EIA-899) نفس معايير الكابلات ولكن بمستويات إرسال واستقبال مختلفة وإنهاء متعدد النقاط. يتبع اختيار الكابل نفس قواعد المعاوقة والانحراف (skew)؛ بينما يعتمد ترتيب الدبابيس (pinout) على التطبيق المحدد.
يؤثر اختيار موصل LVDS على سلامة الإشارة وتكلفة التجميع. العائلات الشائعة المستخدمة في ضفائر LVDS المخصصة:
- سلسلة Hirose DF — ذات مسافات دقيقة ومطلية بالذهب؛ وهي معيار في ضفائر أسلاك Hirose للمستشعرات الصناعية ورؤية الآلة
- JST GH / SH / SR — ذات حجم صغير؛ شائعة في الأنظمة المدمجة والأجهزة الطبية
- Molex Pico-Clasp / Pico-EZmate — من لوحة إلى سلك لأزواج LVDS المدمجة
- Samtec QStrip / Final Inch — موصلات عالية الكثافة ومحددة المعاوقة للتصاميم التي تتجاوز سرعة 1 جيجابت في الثانية
- Amphenol Mini-IO — إصدارات ذات قفل لتطبيقات السيارات والتطبيقات الصناعية القوية
تعد اتفاقية ترتيب الدبابيس (Pinout) أمراً بالغ الأهمية. يجب أن تشغل الأزواج التفاضلية دبابيس متجاورة (P/N في مواضع متتالية) للحفاظ على الاقتران الكهرومغناطيسي بين الموصلات. إذا أدى تخطيط الموصل إلى تقسيم الزوج عبر دبابيس غير متجاورة أو صفوف مختلفة، فإن رفض الضوضاء ذات النمط المشترك ينهار ويتراكم الانحراف (skew). تحقق من تطابق خريطة دبابيس المستقبل مع خريطة دبابيس المرسل قبل تحديد تجميع الكابل — حيث تعد أخطاء ترتيب الدبابيس السبب الأكثر شيوعاً لفشل رابط LVDS في البناء الأول.
تقنية LVDS لشاشات العرض وروابط eDP
يعد التوصيل البيني للشاشات أحد أكبر تطبيقات LVDS. تاريخياً، كانت الشاشات المسطحة تنقل بيانات البكسل عبر أزواج LVDS متوازية (واجهة "LVDS panel" أو FPD-Link)، وقد خلفها منفذ العرض المدمج (eDP) لأجهزة الكمبيوتر المحمولة وشاشات الأجهزة المحمولة باستخدام أزواج تفاضلية تعتمد على نفس مبدأ المعاوقة المتحكم بها. عادةً ما تكون كابلات الشاشات عبارة عن كابلات محورية دقيقة (micro-coaxial) أو كابلات زوجية محمية (STP) مصممة بمعاوقة 100 أوم ومنتهية بموصلات من لوحة إلى لوحة مثل سلسلة JAE FI، أو I-PEX CABLINE، أو سلسلة Hirose DF.
القواعد الكهربائية مطابقة لأي رابط LVDS — معاوقة 100 أوم، وتفاوت ضيق داخل الزوج (intra-pair skew)، وتدريع للأزواج — ولكن العامل الميكانيكي يتقلص بشكل كبير من أجل دمج الشاشة، وهو الجانب الذي يسيطر فيه اختيار الموصل وإدارة الانحناء على التصميم.
مقايضات طول الكابل، ومعدل البيانات، والتركيز المسبق (Pre-Emphasis)
يتم تحديد طول كابل LVDS من خلال توهين تأثير الجلد (skin-effect attenuation)، وفقدان العازل الكهربائي، وحساسية دخل المستقبل. بالنسبة للروابط غير المعادلة، فإن الحدود القصوى النموذجية في الصناعة هي: 5 أمتار عند 1 جيجابت في الثانية عبر STP، و10 أمتار عند 1 جيجابت في الثانية عبر twinax، و5 أمتار عند 2 جيجابت في الثانية عبر twinax، و7 أمتار عند 2.5+ جيجابت في الثانية عبر twinax مع التركيز المسبق.
بالنسبة للمسافات الأطول، يقوم التركيز المسبق لجهاز الإرسال ومعادلة جهاز الاستقبال بتعويض فقدان الكابل. تتضمن معظم رقائق LVDS SerDes الحديثة تركيزاً مسبقاً قابلاً للبرمجة (2-6 ديسيبل) ومعادلة (CTLE أو DFE) لتمديد طول الكابل القابل للاستخدام بنسبة 50-100% مقارنة بالحد الأقصى غير المعدل.
بالنسبة لـ تجميعات LVDS التي تقع عند حافة ميزانية الطول مقابل معدل البيانات، حدد فقدان الإدخال S21 للكابل عند تردد نايكويست التشغيلي بدلاً من الطول وحده — ففقدان الكابل عند 500 ميجاهرتز (تردد نايكويست لـ 1 جيجابت في الثانية) أكثر صلة مباشرة من الطول المادي الذي يتجاوز 5 أمتار.
مصفوفة مواصفات تطبيق LVDS إلى الكابل
| تطبيق LVDS | معدل البيانات لكل زوج | توزيع الأطراف القياسي (Pinout) | هيكل الكابل | أقصى طول (بدون معادلة) | الموصل |
|---|---|---|---|---|---|
| Camera Link Base | يصل إلى 2.04 جيجابت في الثانية (4 أزواج متوازية) | AIA Camera Link rev 2.0 | 100 أوم STP، رقائق معدنية لكل زوج + جديلة | 5 أمتار | MDR-26 / SDR-26 |
| Camera Link Medium / Full | يصل إلى 5.44 جيجابت في الثانية إجمالي | AIA Camera Link rev 2.0 | 100 أوم twinax، محمي بشكل فردي | 7 أمتار | MDR-26 / SDR-26 |
| FPD-Link III (للسيارات) | يصل إلى 4 جيجابت في الثانية | محدد بواسطة TI | 100 أوم twinax محمي، غلاف مخصص للسيارات | 15 متراً (مع المعادلة) | HSD أو FAKRA Z-key |
| FPGA Backplane LVDS | 1–3 جيجابت في الثانية | حسب مخطط اللوحة إلى اللوحة | 100 أوم STP أو twinax، انحراف منخفض | 1–3 أمتار | Samtec QTH/QSH, Molex Impel |
| M-LVDS Multidrop (TIA/EIA-899) | يصل إلى 500 ميجابت في الثانية | محدد حسب التطبيق | 100 أوم STP مع سلك تصريف | 30 متراً (ناقل متعدد النقاط) | محدد حسب التطبيق |
الأسئلة الشائعة حول المواصفات
ما هو استخدام كابل LVDS؟
تنقل كابلات LVDS بيانات تسلسلية عالية السرعة بطاقة منخفضة وتداخل كهرومغناطيسي (EMI) منخفض، لذا فهي تهيمن على روابط الشاشات (panel و eDP)، وكاميرات الرؤية الآلية (Camera Link)، وشاشات السيارات وأنظمة مساعدة السائق المتقدمة (ADAS) (FPD-Link)، وروابط اللوحة الخلفية من FPGA إلى FPGA. تشترك جميعها في نفس البنية المحمية ذات 100 أوم تفاضلي وانحراف منخفض؛ بينما يتغير الموصل والغلاف حسب التطبيق.
ما هي المعاوقة التفاضلية التي يتطلبها LVDS، وما هو التفاوت المسموح به؟
يتطلب LVDS معاوقة مميزة تفاضلية قدرها 100 أوم وفقاً لمعيار TIA/EIA-644-A، مع تفاوت نموذجي يبلغ ±10% للوصلات التي تصل سرعتها إلى 1 جيجابت في الثانية، و±5% للسرعات الأعلى من 1 جيجابت في الثانية أو المسافات التي تتجاوز 5 أمتار. تحقق من المعاوقة باستخدام TDR في نقاط متعددة — حيث يساهم كل من الكابل الخام وإنهاء الموصل في ملف التعريف.
ما مدى دقة الانحراف داخل الزوج (intra-pair skew) المطلوبة لسرعة 1 جيجابت في الثانية لـ LVDS؟
بالنسبة لـ LVDS بسرعة 1 جيجابت في الثانية (فاصل زمني للوحدة 1000 بيكو ثانية)، يجب أن يظل الانحراف داخل الزوج أقل من 20 بيكو ثانية/متر من الطرف إلى الطرف بما في ذلك مساهمة الموصل. بالنسبة لسرعة 2 جيجابت في الثانية أو أسرع، استهدف 5–10 بيكو ثانية/متر. يتم تحديد الانحراف من خلال جدل الكابل وتجانس العازل حول كل موصل — حدد كلاهما كبنود منفصلة.
متى يجب علي تحديد كابلات Twinax المحمية بشكل فردي مقابل كابلات STP المحمية بشكل عام؟
تعد كابلات Twinax ضرورية عندما تتجاوز معدلات البيانات 2 جيجابت في الثانية لكل زوج، أو عندما يتجاوز طول الكابل 7 أمتار عند سرعة 1 جيجابت في الثانية، أو عند تمديد الكابل بالقرب من مصادر تداخل قوية (محركات الأقراص، ومزودات الطاقة التبديلية، وأجهزة إرسال التردد اللاسلكي). بينما تكفي كابلات STP لتطبيقات Camera Link Base التي يقل طولها عن 5 أمتار، ووصلات اللوحة الخلفية FPGA التي يقل طولها عن 3 أمتار، وأي تطبيق LVDS أقل من 1 جيجابت في الثانية في بيئة ذات تداخل كهرومغناطيسي (EMI) معتدل.
هل يمكن استخدام نفس الكابل لتطبيقات Camera Link و FPD-Link؟
المواصفات الكهربائية 100 أوم متطابقة، لذا يمكن استخدام نفس الكابل الخام لكليهما. تكمن الاختلافات في التوصيلات (MDR-26 لـ Camera Link مقابل HSD/FAKRA لـ FPD-Link في السيارات)، وتعيين دبابيس التوصيل (pinout)، والمتطلبات البيئية — حيث أن Camera Link مخصص للمختبرات/الصناعة؛ بينما تتطلب تطبيقات FPD-Link في السيارات مكونات بمعيار AEC-Q200، ونطاق درجات حرارة أوسع، واختبارات الاهتزاز.
ما هو الحد الأدنى لكمية الطلب (MOQ) والمهلة الزمنية المطبقة على تجميعات كابلات LVDS المخصصة مع بيانات اختبار TDR؟
يعتبر اختيار كابلات LVDS في الأساس مشكلة تتعلق بالتحكم في المعاوقة (Impedance) والانحراف (Skew) مع متطلبات محددة للموصلات وتعيين الدبابيس حسب التطبيق. بالنسبة لمعدلات البيانات التي تصل إلى 1 جيجابت في الثانية عبر مسافات قصيرة، فإن كابلات STP بمعاوقة 100 أوم ± 10% مع انحراف موثق داخل الزوج هي الخيار الهندسي الافتراضي؛ وما يتجاوز ذلك، يصبح استخدام كابلات Twinax المحمية بشكل فردي مع معاوقة ±5% تم التحقق منها بواسطة TDR وأجهزة إرسال واستقبال قادرة على التضخيم المسبق (pre-emphasis) أمراً ضرورياً. حدد تفاوت المعاوقة، والانحراف داخل الزوج وبين الأزواج، وتعيين دبابيس الموصل كبنود مستقلة — فمجرد اختبار الاستمرارية (continuity) واختبار الجهد العالي (hi-pot) لا يكفي لقبول كابلات LVDS عالية السرعة.
Designing a Custom LVDS Harness?
About the Author
Michael Wang
Senior Technical Engineer
As the technical lead at TeleWire, Michael bridges the critical gap between complex engineering requirements and precision manufacturing. With deep expertise in Design for Manufacturing (DFM) and signal integrity, he oversees the technical validation of custom interconnect solutions for mission-critical automotive, industrial, and medical applications.
