LVDS 케이블 선택 가이드: 임피던스, 핀 배열 및 케이블 구조

Camera Link, FPD-Link 또는 FPGA-to-FPGA 링크용 LVDS 케이블 선택은 네 가지 전기적 및 기계적 사양에 따라 달라집니다.

주요 내용

• LVDS는 TIA/EIA-644-A에 따라 100 Ω ± 10% 차동 임피던스를 요구합니다 — 1 Gbps 이상 또는 5미터 이상 구간의 경우 ±5%의 더 엄격한 허용 오차가 필요하며 TDR 검증이 필요합니다.
• 신뢰할 수 있는 1 Gbps 작동을 위해서는 쌍 내 스큐(Intra-pair skew)가 20 ps/m 미만이어야 합니다. Camera Link Full 또는 FPD-Link III 양방향과 같은 병렬 LVDS 인터페이스의 경우 쌍 간 스큐(inter-pair skew)는 50 ps/m 미만이어야 합니다.
• 차폐 연선(STP) 및 트윈액스(twinax) 구조가 LVDS 케이블링을 지배합니다 — 1 Gbps에서 5미터 미만 구간에는 STP를 사용하고, 2 Gbps 이상의 속도 또는 더 긴 구간에는 개별 차폐 트윈액스를 사용합니다.
• 커넥터 및 핀아웃 선택은 애플리케이션별로 다릅니다 — Camera Link는 MDR/SDR-26을 사용하고, 자동차용 FPD-Link III는 HSD 또는 FAKRA를 사용하며, FPGA 백플레인 LVDS는 Samtec QTH 또는 고밀도 보드 간 커넥터를 사용합니다.
• LVDS 케이블에 대한 IPC/WHMA-A-620 Class 2 승인은 TDR 임피던스 문서, 정격 속도에서의 아이 다이어그램 또는 BERT 테스트 데이터, 그리고 표준에 따른 연속성 및 하이팟(hi-pot) 테스트를 요구합니다.

엔지니어링 경험 법칙: 3미터 미만 구간에서 최대 1 Gbps의 LVDS 데이터 속도를 위해 100 Ω ± 10% STP를 지정하십시오. 그 이상에서는 임피던스와 스큐 문제가 발생하여 링크 예산이 부족해지므로 ±5% 개별 차폐 트윈액스로 업그레이드해야 합니다.

차동 임피던스: 왜 100 Ω이며, 허용 오차가 아이 다이어그램 마진에 미치는 영향

LVDS는 TIA/EIA-644-A에 의해 100 Ω 종단 전송선, 350 mV의 공칭 차동 스윙, 1.2 V의 공통 모드를 갖는 차동 신호 방식으로 정의됩니다. 임피던스는 소스 및 수신기 모두에서 정합되며, 케이블의 차동 특성 임피던스 편차는 신호 무결성을 저하시키는 반사를 발생시킵니다.

케이블 임피던스 허용 오차는 아이 다이어그램 마진에 직접적인 영향을 미칩니다. 100 Ω ± 10% 케이블은 ±10 Ω의 불연속성을 가질 수 있으며, 각 불연속성은 약 5%의 전압 반사를 발생시킵니다. LVDS의 350 mV 스윙에서 이는 불연속성당 17.5 mV로, 1 Gbps 이상에서 수신기의 일반적인 100 mV 감도 임계값의 상당 부분을 차지합니다.

1 Gbps 이상의 데이터 속도 또는 5미터 이상의 길이의 경우, ±5%의 허용 오차를 지정하고 여러 지점에서 TDR로 검증하십시오. 꼬임쌍 임피던스 가이드는 도체 형상, 유전 상수 및 특성 임피던스 간의 관계를 자세히 다룹니다.

페어 내 및 페어 간 스큐: 엔지니어들이 놓치는 두 가지 예산 항목

차동 신호는 페어의 두 도체가 수신기에 동시에 도착할 때만 공통 모드 노이즈를 거부합니다. 두 도체 간의 시간 지연 — 페어 내 스큐 — 는 차동 신호를 공통 모드 노이즈로 부분적으로 변환하고 아이 열림을 감소시킵니다.

양질의 LVDS 케이블에서 페어 내 스큐는 일반적으로 10 ps/m 미만입니다. 1 Gbps(1000 ps 단위 간격)의 경우, 업계 일반 관행은 페어 내 스큐를 종단 간 20 ps/m 미만으로 제한합니다. 2 Gbps 이상의 애플리케이션은 5 ps/m가 필요합니다. 스큐는 도체 연선에서의 길이 매칭과 각 도체 주위의 균일한 유전체에 의해 발생합니다.

페어 간 스큐는 관련 데이터를 전달하는 병렬 LVDS 인터페이스 — Camera Link Medium 및 Full 구성, FPD-Link III 양방향 링크 및 병렬 디스플레이 인터페이스 — 에 중요합니다. 50 ps/m 이상의 페어 간 스큐는 수신기에서 디스큐 로직을 강제하거나 가장 느린 채널의 최대 데이터 속도를 제한합니다.

스큐는 임피던스 및 연속성 테스트를 통과한 LVDS 케이블이 아이 다이어그램 승인에 실패하는 가장 일반적인 이유 중 하나입니다. 페어 내 및 페어 간 허용 오차를 별도의 항목으로 지정하십시오.

케이블 구조: STP, 트윈액스 및 드레인 와이어 형상

세 가지 구조가 대부분의 LVDS 애플리케이션을 다루며, 각 페어가 차폐되는 방식과 드레인 와이어가 종단되는 방식에 따라 구분됩니다.

차폐 연선 페어(STP)는 각 연선 페어를 알루미늄-폴리에스터 포일과 드레인 와이어로 감싼 다음, 전체 편조 안에 페어를 묶습니다. 5미터 미만의 Camera Link Base/Medium 실행에 표준입니다. 포일은 30 MHz–1 GHz에서 약 60 dB의 감쇠를 제공합니다. 전체 편조는 외부 EMI를 처리합니다. EMI 차폐 비교는 포일 대 편조의 절충점을 다룹니다.

트윈액스(개별 차폐 동축 페어)는 두 개의 평행한 동축형 도체와 개별 포일 차폐 및 드레인 와이어를 사용하며, 종종 전체 브레이드를 포함합니다. 2Gbps 이상의 고속 LVDS(카메라 링크 풀, FPD-Link IV, 고속 FPGA 백플레인)에 사용되며, 동축 기하학의 제어 임피던스 방식이 트위스트 페어의 허용 오차보다 우수합니다.

드레인 와이어 종단은 가장 간과되는 LVDS 사양입니다. 드레인 와이어는 차폐 전류 반환을 위해 수신기에서 섀시 접지에 본딩되어야 합니다. 종단되지 않은 드레인 와이어는 안테나 역할을 하며 용량성 결합을 통해 공통 모드 노이즈를 주입합니다. 차폐 접지 가이드는 LVDS의 단일점 대 다중점 접지 결정을 다룹니다.

LVDS와 DC 전원을 모두 전달하는 하이브리드 맞춤형 케이블 어셈블리의 경우, LVDS 페어를 위한 내부 차폐 서브 번들은 공급 스위칭 노이즈가 고속 페어로 결합되는 것을 방지합니다.

커넥터 및 핀아웃 표준: 카메라 링크, FPD-Link, MDR, Hirose, JAE

LVDS 커넥터 선택은 애플리케이션에 따라 결정됩니다. 동일한 100Ω 케이블이 호스트 시스템에 따라 다른 커넥터 표준에 종단됩니다.

카메라 링크는 카메라 측에 MDR-26(미니 D 리본) 커넥터를 사용하고, AIA 카메라 링크 rev 2.0에 따라 프레임 그래버에는 SDR-26을 사용합니다. 베이스, 미디엄, 풀 구성은 26핀 커넥터 내에서 다른 페어 수를 사용합니다: 베이스는 4개의 데이터 페어 + 1개의 클럭, 미디엄은 8+1, 풀은 12+1입니다.

FPD-Link III 및 FPD-Link IV(Texas Instruments)는 자동차 애플리케이션에서 HSD 또는 FAKRA Z-키 커넥터를 사용하며, 이때 자동차 케이블 어셈블리는 AEC-Q200 및 동등한 자동차 사양에 따라 진동, 습도 및 온도 순환을 견뎌야 합니다.

FPGA 대 FPGA 백플레인 LVDS는 일반적으로 Samtec QTH/QSH 고밀도 보드 대 보드 커넥터 또는 Molex Impel을 사용하며, 맞춤형 Samtec 고속 와이어 하네스로 종단됩니다. 이러한 커넥터는 케이블 인터페이스에서 일치해야 하는 핀별 임피던스 및 누화 값을 지정합니다.

M-LVDS (Multipoint-LVDS, TIA/EIA-899)는 동일한 케이블 표준을 사용하지만 트랜시버 레벨과 멀티포인트 종단이 다릅니다. 케이블 선택은 동일한 임피던스 및 스큐 규칙을 따르며, 핀아웃은 애플리케이션별로 지정됩니다.

LVDS 커넥터 선택은 신호 무결성과 조립 비용에 영향을 미칩니다. 맞춤형 LVDS 하네스에 사용되는 일반적인 커넥터 계열:

• Hirose DF 시리즈 — 미세 피치, 금도금; 산업용 센서 및 머신 비전용 Hirose 와이어 하네스의 표준입니다.
• JST GH / SH / SR — 소형 폼 팩터; 임베디드 시스템 및 의료 기기에 일반적입니다.
• Molex Pico-Clasp / Pico-EZmate — 컴팩트한 LVDS 페어용 보드-와이어 연결
• Samtec QStrip / Final Inch — 1Gbps 이상의 설계를 위한 고밀도, 임피던스 특성화 커넥터
• Amphenol Mini-IO — 자동차 및 견고한 산업용 잠금 버전

핀아웃 규약은 매우 중요합니다. 차동 신호 쌍은 도체 간의 전자기 커플링을 유지하기 위해 인접한 핀(연속적인 위치의 P/N)을 차지해야 합니다. 커넥터 매핑이 비인접 핀이나 다른 행에 걸쳐 페어를 분리하는 경우, 공통 모드 노이즈 제거 기능이 저하되고 스큐가 누적됩니다. 케이블 어셈블리를 지정하기 전에 수신기 핀 맵이 송신기 핀 맵과 일치하는지 확인하십시오. 핀아웃 오류는 첫 번째 빌드에서 LVDS 링크 실패의 가장 흔한 원인입니다.

케이블 길이, 데이터 속도 및 프리-엠퍼시스 절충

LVDS 케이블 길이는 스킨 효과 감쇠, 유전 손실 및 수신기 입력 감도에 의해 제한됩니다. 비보정 링크의 경우, 업계 일반 최대치는 다음과 같습니다: STP에서 1Gbps 시 5m, 트윈액스에서 1Gbps 시 10m, 트윈액스에서 2Gbps 시 5m, 프리-엠퍼시스가 적용된 트윈액스에서 2.5Gbps 이상 시 7m입니다.

더 긴 경로의 경우, 송신기 프리-엠퍼시스와 수신기 이퀄라이제이션이 케이블 손실을 보상합니다. 대부분의 최신 LVDS SerDes 칩에는 프로그래밍 가능한 프리-엠퍼시스(2–6dB) 및 이퀄라이제이션(CTLE 또는 DFE)이 포함되어 있어 비보정 최대치보다 사용 가능한 케이블 길이를 50–100% 연장할 수 있습니다.

LVDS 어셈블리의 길이 대 데이터 속도 예산 한계에 도달하는 경우, 케이블 길이만으로 지정하는 대신 작동 나이퀴스트 주파수에서의 케이블 S21 삽입 손실을 지정하십시오. 500MHz(1Gbps 나이퀴스트)에서의 케이블 손실은 5미터 이상의 물리적 길이보다 더 직접적으로 관련이 있습니다.

LVDS 애플리케이션별 케이블 사양 매트릭스

사양 FAQ

LVDS에 필요한 차동 임피던스는 얼마이며 허용 오차는 어느 정도입니까?

LVDS는 TIA/EIA-644-A에 따라 100 Ω 차동 특성 임피던스를 요구하며, 일반적으로 1Gbps까지의 라인에는 ±10%, 1Gbps 이상 또는 5미터 이상에서는 ±5%의 허용 오차를 가집니다. 여러 지점에서 TDR로 임피던스를 검증하십시오. 원시 케이블과 커넥터 종단 모두 프로파일에 기여합니다.

1Gbps LVDS의 경우 페어 내 지연 시간(skew)은 얼마나 엄격해야 합니까?

1Gbps LVDS(1000 ps 단위 간격)의 경우, 페어 내 지연 시간은 커넥터 기여도를 포함하여 종단 간 20 ps/m 미만이어야 합니다. 2Gbps 이상에서는 5–10 ps/m를 목표로 하십시오. 지연 시간은 각 도체 주변의 케이블 연선 및 유전체 균일성에 의해 결정됩니다. 두 가지 모두 별도의 항목으로 지정하십시오.

개별 차폐 트윈액스(individually-shielded twinax)와 전체 차폐 STP(overall-shielded STP) 중 언제 어떤 것을 선택해야 하나요?

쌍당 데이터 전송 속도가 2Gbps를 초과하거나, 1Gbps에서 케이블 길이가 7미터를 초과하거나, 모터 드라이브, 스위칭 전원 공급 장치, RF 송신기 등 강력한 간섭원 근처에서 케이블을 실행해야 하는 경우 트윈액스가 필요합니다. STP는 Camera Link Base의 경우 5미터 미만, FPGA 백플레인 링크의 경우 3미터 미만, 그리고 일반적인 EMI 환경에서 1Gbps 미만의 모든 LVDS 애플리케이션에 충분합니다.

Camera Link와 FPD-Link 애플리케이션에 동일한 케이블을 사용할 수 있나요?

100Ω의 전기적 사양이 동일하므로 동일한 원자재 케이블을 두 용도 모두에 사용할 수 있습니다. 차이점은 커넥터(Camera Link의 경우 MDR-26, 자동차용 FPD-Link의 경우 HSD/FAKRA), 핀 배열, 그리고 환경 요구 사항입니다. Camera Link는 실험실/산업용이며, 자동차용 FPD-Link는 AEC-Q200 부품, 더 넓은 온도 범위, 그리고 진동 테스트가 필요합니다.

TDR 테스트 데이터가 포함된 맞춤형 LVDS 케이블 어셈블리의 최소 주문 수량(MOQ) 및 리드 타임은 어떻게 되나요?

TDR 문서가 포함된 프로토타입 수량(25개 미만)은 일반적으로 3-5주 내에 배송됩니다. 양산(500개 이상)은 전용 임피던스 제어 압출 공정으로 전환되며 6-10주가 소요됩니다. 최소 주문 수량은 트윈액스 쌍 수에 따라 결정됩니다. 단일 쌍 트윈액스는 일반적으로 다중 쌍 구성보다 최소 주문 수량이 낮습니다. 특정 견적을 받으려면 목표 데이터 전송 속도, 각 끝단의 커넥터, 환경 조건, 그리고 필요한 테스트 문서(TDR, 아이 다이어그램, BERT)를 제공해 주십시오.

LVDS 케이블 선택은 기본적으로 애플리케이션별 커넥터 및 핀 배열 요구 사항을 갖춘 임피던스 제어 및 스큐 제어 문제입니다. 단거리에서 최대 1Gbps의 데이터 전송 속도를 위해서는 내부 쌍 스큐(intra-pair skew)가 문서화된 100Ω ±10% STP가 엔지니어링 기본값이며, 그 이상에서는 TDR 검증된 ±5% 임피던스와 프리엠퍼시스(pre-emphasis) 지원 트랜시버를 갖춘 개별 차폐 트윈액스가 필요하게 됩니다. 임피던스 허용 오차, 쌍 내부 및 쌍 간 스큐(intra-pair and inter-pair skew), 그리고 커넥터 핀 배열을 독립적인 항목으로 지정하십시오. 단순한 연속성 및 하이팟(hi-pot) 통과만으로는 고속 LVDS 승인에 충분하지 않습니다.