Guia de Seleção de Cabos LVDS: Impedância, Pinagem e Construção do Cabo

A seleção de um cabo LVDS para links Camera Link, FPD-Link ou FPGA-para-FPGA se resume a quatro especificações elétricas e mecânicas:

Principais Conclusões

• LVDS requer impedância diferencial de 100 Ω ± 10% por TIA/EIA-644-A — tolerância mais rigorosa de ±5% para comprimentos acima de 1 Gbps ou além de 5 metros, validada por TDR.
• O skew intra-par deve permanecer abaixo de 20 ps/m para operação confiável de 1 Gbps; skew inter-pares abaixo de 50 ps/m para interfaces LVDS paralelas como Camera Link Full ou FPD-Link III bidirecional.
• Construções de par trançado blindado (STP) e twinax dominam a cablagem LVDS — STP para comprimentos abaixo de 5 m a 1 Gbps; twinax individualmente blindado para comprimentos maiores ou taxas acima de 2 Gbps.
• A seleção do conector e do pinout é específica da aplicação — Camera Link usa MDR/SDR-26, FPD-Link III automotivo usa HSD ou FAKRA, LVDS de backplane FPGA usa Samtec QTH ou conectores board-to-board de alta densidade.
• Aceitação pela IPC/WHMA-A-620 Classe 2 para cabos LVDS requer documentação de impedância TDR, dados de teste de diagrama de olho ou BERT na taxa nominal, mais continuidade e hi-pot de acordo com o padrão.

Regra geral de engenharia: Para taxas de dados LVDS de até 1 Gbps com comprimentos abaixo de 3 metros, especifique STP de 100 Ω ± 10% — além disso, o orçamento de link colapsa na impedância e no skew, a menos que você atualize para twinax individualmente blindado de ±5%.

Impedância Diferencial: Por que 100 Ω e Como a Tolerância Afeta a Margem do Diagrama de Olho

LVDS é definido pela TIA/EIA-644-A como um esquema de sinalização diferencial com linhas de transmissão terminadas em 100 Ω, swing diferencial nominal de 350 mV e modo comum de 1,2 V. A impedância é casada tanto na fonte quanto no receptor — qualquer desvio na impedância característica diferencial do cabo cria uma reflexão que degrada a integridade do sinal.

A tolerância de impedância do cabo afeta diretamente a margem do diagrama de olho. Um cabo de 100 Ω ± 10% pode ter descontinuidades de ±10 Ω, cada uma produzindo aproximadamente 5% de reflexão de tensão — no swing de 350 mV do LVDS, isso são 17,5 mV por descontinuidade, uma fração significativa do limiar de sensibilidade típico do receptor de 100 mV a 1+ Gbps.

Para taxas de dados acima de 1 Gbps ou comprimentos acima de 5 metros, especifique uma tolerância de ±5% e valide com TDR em múltiplos pontos. O guia de impedância de par trançado aborda em detalhes a relação entre a geometria do condutor, a constante dielétrica e a impedância característica.

Skew Intra-Par e Inter-Par: Os Dois Itens do Orçamento que os Engenheiros Ignoram

A sinalização diferencial rejeita ruído de modo comum apenas quando ambos os condutores de um par chegam ao receptor simultaneamente. O atraso de tempo entre os dois condutores — skew intra-par — converte o sinal diferencial parcialmente em ruído de modo comum e reduz a abertura do olho.

O skew intra-par em um bom cabo LVDS é tipicamente inferior a 10 ps/m. Para 1 Gbps (unidade de intervalo de 1000 ps), a prática típica da indústria limita o skew intra-par a menos de 20 ps/m de ponta a ponta; aplicações de 2+ Gbps exigem 5 ps/m. O skew é impulsionado pelo casamento de comprimento no trançamento dos condutores e pelo dielétrico uniforme ao redor de cada condutor.

O skew inter-par é importante para interfaces LVDS paralelas que transportam dados relacionados — configurações Camera Link Medium e Full, links bidirecionais FPD-Link III e interfaces de display paralelas. O skew inter-par acima de 50 ps/m força a lógica de desvio (de-skew) no receptor ou limita a taxa de dados máxima do canal mais lento.

O skew é uma das razões mais comuns pelas quais cabos LVDS que passam nos testes de impedância e continuidade ainda falham na aceitação do diagrama de olho. Especifique tolerâncias intra-par e inter-par como itens separados na lista.

Construção do Cabo: STP, Twinax e Geometria do Fio Dreno

Três construções cobrem a maioria das aplicações LVDS, distinguidas pela forma como cada par é blindado e como o fio dreno é terminado.

Shielded Twisted Pair (STP) envolve cada par trançado em folha de alumínio-poliéster com um fio dreno, e então agrupa os pares dentro de uma malha geral. Padrão para Camera Link Base/Medium em comprimentos inferiores a 5 metros. A folha fornece atenuação de ~60 dB em 30 MHz–1 GHz; a malha geral lida com EMI externa. A comparação de blindagem EMI aborda a troca entre folha e malha.

Twinax (par coaxial blindado individualmente) usa dois condutores coaxiais paralelos com blindagens de folha individuais e fios de dreno, frequentemente com uma malha externa. Usado para LVDS de alta velocidade acima de 2 Gbps (Camera Link Full, FPD-Link IV, backplane FPGA de alta velocidade) onde a disciplina de impedância controlada da geometria coaxial supera a tolerância de par trançado.

Terminação do fio de dreno é a especificação LVDS mais negligenciada — o fio de dreno deve ser conectado ao terra do chassi no receptor para o retorno da corrente de blindagem. Fios de dreno não terminados agem como antenas e injetam ruído de modo comum via acoplamento capacitivo. O guia de aterramento de blindagem cobre a decisão de ponto único vs. multiponto para LVDS.

Para um conjunto de cabos personalizado híbrido que transporta LVDS mais energia DC, um subconjunto blindado interno para os pares LVDS evita que o ruído de comutação da fonte se acople aos pares de alta velocidade.

Padrões de Conector e Pinagem: Camera Link, FPD-Link, MDR, Hirose, JAE

A seleção do conector LVDS é orientada pela aplicação — o mesmo cabo de 100 Ω termina em diferentes padrões de conector dependendo do sistema host.

Camera Link usa o conector MDR-26 (Mini D Ribbon) no lado da câmera e SDR-26 no frame grabber de acordo com a revisão 2.0 do AIA Camera Link. As configurações Base, Medium e Full populam diferentes contagens de pares dentro do conector de 26 pinos: 4 pares de dados mais 1 clock para Base, 8+1 para Medium, 12+1 para Full.

FPD-Link III e FPD-Link IV (Texas Instruments) usam conectores HSD ou FAKRA com chave Z em aplicações automotivas, onde o conjunto de cabos automotivo deve suportar vibração, umidade e ciclos de temperatura de acordo com AEC-Q200 e especificações automotivas equivalentes.

LVDS de backplane FPGA para FPGA tipicamente usa conectores board-to-board de alta densidade Samtec QTH/QSH ou Molex Impel, terminados como um chicote de fios de alta velocidade Samtec personalizado. Estes especificam impedância por pino e valores de crosstalk que devem ser correspondidos na interface do cabo.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) utiliza os mesmos padrões de cabo, mas com diferentes níveis de transceptor e terminação multiponto. A seleção do cabo segue as mesmas regras de impedância e skew; o pinout é específico da aplicação.

A seleção do conector LVDS afeta a integridade do sinal e o custo de montagem. Famílias comuns usadas em chicotes LVDS personalizados:

• Hirose série DF — passo fino, banhado a ouro; padrão em um chicote de fios Hirose para sensores industriais e visão computacional
• JST GH / SH / SR — fator de forma pequeno; comum em sistemas embarcados e dispositivos médicos
• Molex Pico-Clasp / Pico-EZmate — placa para fio para pares LVDS compactos
• Samtec QStrip / Final Inch — conectores de alta densidade, caracterizados por impedância para projetos de >1 Gbps
• Amphenol Mini-IO — versões com travamento para aplicações automotivas e industriais robustas

A convenção de pinagem é crítica. Pares diferenciais devem ocupar pinos adjacentes (P/N em posições consecutivas) para manter o acoplamento eletromagnético entre os condutores. Se o mapeamento do conector dividir um par entre pinos não adjacentes ou linhas diferentes, a rejeição de ruído de modo comum colapsa e o skew se acumula. Verifique se o mapa de pinos do receptor corresponde ao mapa de pinos do transmissor antes de especificar a montagem do cabo — erros de pinagem são a causa mais comum de falha do link LVDS na primeira montagem.

Comprimento do Cabo, Taxa de Dados e Trade-offs de Pré-Ênfase

O comprimento do cabo LVDS é limitado pela atenuação do efeito pelicular, perda dielétrica e sensibilidade de entrada do receptor. Para links sem equalização, máximos típicos da indústria: 5 m a 1 Gbps em STP, 10 m a 1 Gbps em twinax, 5 m a 2 Gbps em twinax, 7 m a 2,5+ Gbps em twinax com pré-ênfase.

Para percursos mais longos, a pré-ênfase do transmissor e a equalização do receptor compensam a perda do cabo. A maioria dos chips SerDes LVDS modernos inclui pré-ênfase programável (2–6 dB) e equalização (CTLE ou DFE) para estender o comprimento utilizável do cabo em 50–100% acima do máximo sem equalização.

Para montagens LVDS no limite do orçamento de comprimento versus taxa de dados, especifique a perda de inserção S21 do cabo na frequência Nyquist operacional em vez de apenas o comprimento — a perda do cabo a 500 MHz (a Nyquist de 1 Gbps) é mais diretamente relevante do que o comprimento físico acima de 5 metros.

Matriz de Especificação de Cabo por Aplicação LVDS

FAQ de Especificação

Qual impedância diferencial o LVDS requer e qual tolerância é aceitável?

O LVDS requer impedância característica diferencial de 100 Ω por TIA/EIA-644-A, com tolerância típica de ±10% para trechos de até 1 Gbps e ±5% acima de 1 Gbps ou além de 5 metros. Valide a impedância com TDR em múltiplos pontos — tanto o cabo bruto quanto a terminação do conector contribuem para o perfil.

Quão baixa a defasagem intra-par precisa ser para LVDS de 1 Gbps?

Para LVDS de 1 Gbps (unidade de intervalo de 1000 ps), a defasagem intra-par deve permanecer abaixo de 20 ps/m de ponta a ponta, incluindo a contribuição do conector. Para 2 Gbps e mais rápido, mire em 5–10 ps/m. A defasagem é definida pela torção do cabo e pela uniformidade dielétrica ao redor de cada condutor — especifique ambos como itens separados.

Quando devo especificar twinax com blindagem individual vs. STP com blindagem geral?

Twinax é necessário quando as taxas de dados excedem 2 Gbps por par, o comprimento do cabo excede 7 metros a 1 Gbps, ou o cabo passa perto de agressores agressivos (acionamentos de motor, fontes de alimentação chaveadas, transmissores de RF). STP é suficiente para Camera Link Base com menos de 5 metros, links de backplane FPGA com menos de 3 metros e qualquer aplicação LVDS abaixo de 1 Gbps em um ambiente de EMI moderado.

O mesmo cabo pode servir para aplicações Camera Link e FPD-Link?

A especificação elétrica de 100 Ω é idêntica, portanto, o mesmo cabo bruto pode servir para ambos. As diferenças estão na conectividade (MDR-26 para Camera Link vs. HSD/FAKRA para FPD-Link automotivo), atribuição de pinagem e requisitos ambientais — Camera Link é para laboratório/industrial; FPD-Link automotivo requer componentes AEC-Q200, faixa de temperatura mais ampla e testes de vibração.

Quais MOQ e prazo de entrega se aplicam a montagens de cabos LVDS personalizadas com dados de teste TDR?

Quantidades de protótipo (abaixo de 25 unidades) com documentação TDR geralmente entregam em 3–5 semanas. Produções em massa (500+) passam para extrusão dedicada com controle de impedância e levam de 6–10 semanas. O MOQ é determinado pela contagem de pares twinax — twinax de par único geralmente tem MOQ menor do que construções de múltiplos pares. Forneça a taxa de dados alvo, o conector em cada extremidade, as condições ambientais e a documentação de teste necessária (TDR, diagrama de olho, BERT) para uma cotação específica.

A seleção de cabos LVDS é fundamentalmente um problema de impedância controlada e skew controlado com requisitos específicos de conector e pinagem para a aplicação. Para taxas de dados de até 1 Gbps em percursos curtos, STP de 100 Ω ± 10% com skew intra-par documentado é o padrão de engenharia; além disso, twinax com blindagem individual e impedância de ±5% validada por TDR e transceptores com capacidade de pré-ênfase se tornam necessários. Especifique a tolerância de impedância, o skew intra-par e inter-par, e a pinagem do conector como itens de linha independentes — a simples passagem de continuidade e hi-pot não é suficiente para a aceitação de LVDS de alta velocidade.