Panduan Pemilihan Kabel LVDS: Impedans, Pinout, dan Pembinaan Kabel

Kabel LVDS ialah kabel impedans terkawal yang membawa Isyarat Berbeza Voltan Rendah (Low-Voltage Differential Signaling) — ayunan perbezaan ±350 mV merentasi pasangan terpiuh (twisted pair) atau twinax 100 Ω yang ditamatkan, diseragamkan dalam TIA/EIA-644-A. Ia memindahkan data berkelajuan tinggi untuk paparan, kamera penglihatan mesin, dan pautan FPGA pada kuasa rendah dan EMI rendah, itulah sebabnya impedans, pencong (skew), dan perisai (shielding) menjadi faktor utama dalam pemilihannya.

Memilih kabel LVDS untuk Camera Link, FPD-Link, atau pautan FPGA-ke-FPGA bergantung kepada empat spesifikasi elektrik dan mekanikal:

Perkara Utama

• LVDS memerlukan impedans perbezaan 100 Ω ± 10% mengikut TIA/EIA-644-A — toleransi ±5% yang lebih ketat untuk jarak melebihi 1 Gbps atau lebih daripada 5 meter, disahkan melalui TDR.
• Pencong intra-pasangan (Intra-pair skew) mestilah kekal di bawah 20 ps/m untuk operasi 1 Gbps yang boleh dipercayai; pencong antara-pasangan (inter-pair skew) di bawah 50 ps/m untuk antara muka LVDS selari seperti Camera Link Full atau FPD-Link III dwiarah.
• Pembinaan pasangan terpiuh berperisai (STP) dan twinax mendominasi pengkabelan LVDS — STP untuk jarak bawah 5 m pada 1 Gbps; twinax berperisai individu untuk jarak yang lebih jauh atau kadar melebihi 2 Gbps.
• Pemilihan penyambung dan pinout adalah khusus untuk aplikasi — Camera Link menggunakan MDR/SDR-26, FPD-Link III automotif menggunakan HSD atau FAKRA, LVDS backplane FPGA menggunakan Samtec QTH atau penyambung papan-ke-papan berketumpatan tinggi.
• Penerimaan IPC/WHMA-A-620 Kelas 2 untuk kabel LVDS memerlukan dokumentasi impedans TDR, data ujian gambar mata (eye-diagram) atau BERT pada kadar yang dinilai, serta kesinambungan dan hi-pot mengikut piawaian.

Peraturan am kejuruteraan: Untuk kadar data LVDS sehingga 1 Gbps dengan jarak bawah 3 meter, tentukan STP 100 Ω ± 10% — melebihi jarak itu, belanjawan pautan akan terjejas dari segi impedans dan pencong melainkan anda menaik taraf kepada twinax berperisai individu ±5%.

Impedans Perbezaan: Mengapa 100 Ω, dan Bagaimana Toleransi Mempengaruhi Margin Gambar Mata (Eye-Diagram)

LVDS ditakrifkan oleh TIA/EIA-644-A sebagai skim isyarat perbezaan dengan talian penghantaran ditamatkan 100 Ω, ayunan perbezaan nominal 350 mV, dan mod sepunya 1.2 V. Impedans dipadankan pada kedua-dua sumber dan penerima — sebarang sisihan dalam impedans ciri perbezaan kabel akan menghasilkan pantulan yang merendahkan integriti isyarat.

Toleransi impedans kabel secara langsung menjejaskan margin gambar rajah mata (eye-diagram). Kabel 100 Ω ± 10% boleh mempunyai ketakselanjaran ±10 Ω, yang masing-masing menghasilkan pantulan voltan kira-kira 5% — pada ayunan 350 mV LVDS, itu adalah 17.5 mV bagi setiap ketakselanjaran, satu pecahan yang signifikan daripada ambang sensitiviti 100 mV penerima yang tipikal pada kelajuan 1+ Gbps.

Untuk kadar data melebihi 1 Gbps atau jarak melebihi 5 meter, tentukan toleransi ±5% dan sahkan dengan TDR pada pelbagai titik. Panduan impedans pasangan terpiuh (twisted-pair) merangkumi hubungan antara geometri konduktor, pemalar dielektrik, dan impedans ciri secara terperinci.

Pencongangan Intra-Pasangan dan Antara-Pasangan: Dua Item Belanjawan yang Terlepas Pandang oleh Jurutera

Isyarat pembezaan (differential signaling) hanya menolak hingar mod sepunya apabila kedua-dua konduktor dalam satu pasangan sampai ke penerima secara serentak. Kelewatan masa antara kedua-dua konduktor — pencongangan intra-pasangan (intra-pair skew) — menukarkan isyarat pembezaan sebahagiannya kepada hingar mod sepunya dan mengurangkan bukaan mata.

Pencongangan intra-pasangan dalam kabel LVDS yang baik biasanya di bawah 10 ps/m. Untuk 1 Gbps (selang unit 1000 ps), amalan industri yang tipikal mengehadkan pencongangan intra-pasangan kepada bawah 20 ps/m dari hujung ke hujung; aplikasi 2+ Gbps memerlukan 5 ps/m. Pencongangan didorong oleh pemadanan panjang pada pengkabelan konduktor dan oleh dielektrik yang seragam di sekeliling setiap konduktor.

Pencongangan antara-pasangan (inter-pair skew) adalah penting untuk antara muka LVDS selari yang membawa data berkaitan — konfigurasi Camera Link Medium dan Full, pautan dwiarah FPD-Link III, dan antara muka paparan selari. Pencongangan antara-pasangan melebihi 50 ps/m memaksa logik penyahpencongangan (de-skew) pada penerima atau mengehadkan kadar data maksimum saluran yang paling perlahan.

Pencongangan adalah salah satu sebab paling biasa kabel LVDS yang melepasi ujian impedans dan kesinambungan masih gagal dalam penerimaan gambar rajah mata. Tentukan toleransi intra-pasangan dan antara-pasangan sebagai item baris yang berasingan.

Pembinaan Kabel: STP, Twinax, dan Geometri Wayar Saliran (Drain-Wire)

Tiga pembinaan merangkumi kebanyakan aplikasi LVDS, yang dibezakan oleh cara setiap pasangan dilindungi dan cara wayar saliran ditamatkan.

Shielded Twisted Pair (STP) membalut setiap pasangan terpiuh dengan kerajang aluminium-poliester berserta wayar salir, kemudian mengumpulkan pasangan tersebut di dalam jalinan keseluruhan. Standard untuk larian Camera Link Base/Medium di bawah 5 meter. Kerajang tersebut memberikan pengecilan ~60 dB merentasi 30 MHz–1 GHz; jalinan keseluruhan menangani EMI luaran. Perbandingan perisai EMI merangkumi pertukaran antara kerajang berbanding jalinan.

Twinax (pasangan sepaksi berperisai secara individu) menggunakan dua konduktor gaya sepaksi selari dengan perisai kerajang individu dan wayar salir, selalunya dengan jalinan keseluruhan. Digunakan untuk LVDS berkelajuan tinggi melebihi 2 Gbps (Camera Link Full, FPD-Link IV, satah belakang FPGA berkelajuan tinggi) di mana disiplin impedans terkawal geometri sepaksi mengatasi toleransi pasangan terpiuh.

Penamatan wayar salir adalah spesifikasi LVDS yang paling sering diabaikan — wayar salir mesti diikat pada bumi casis di penerima untuk pemulangan arus perisai. Wayar salir yang tidak ditamatkan bertindak sebagai antena dan menyuntik hingar mod sepunya melalui gandingan kapasitif. Panduan pembumian perisai merangkumi keputusan titik tunggal berbanding berbilang titik untuk LVDS.

Untuk pemasangan kabel tersuai hibrid yang membawa LVDS serta kuasa DC, sub-kumpulan berperisai dalaman untuk pasangan LVDS menghalang hingar pensuisan bekalan daripada berganding ke dalam pasangan berkelajuan tinggi.

Standard Penyambung dan Pinout: Camera Link, FPD-Link, MDR, Hirose, JAE

Pemilihan penyambung LVDS didorong oleh aplikasi — kabel 100 Ω yang sama ditamatkan kepada standard penyambung yang berbeza bergantung pada sistem hos.

Camera Link menggunakan penyambung MDR-26 (Mini D Ribbon) pada sisi kamera dan SDR-26 pada penangkap bingkai (frame grabber) mengikut AIA Camera Link rev 2.0. Konfigurasi Base, Medium, dan Full mengisi kiraan pasangan yang berbeza dalam penyambung 26-pin: 4 pasangan data ditambah 1 jam untuk Base, 8+1 untuk Medium, 12+1 untuk Full.

FPD-Link III dan FPD-Link IV (Texas Instruments) menggunakan penyambung HSD atau FAKRA Z-key dalam aplikasi automotif, di mana pemasangan kabel automotif mesti tahan terhadap getaran, kelembapan, dan kitaran suhu mengikut AEC-Q200 serta spesifikasi automotif yang setara.

FPGA-ke-FPGA backplane LVDS biasanya menggunakan penyambung papan-ke-papan berketumpatan tinggi Samtec QTH/QSH atau Molex Impel, yang ditamatkan sebagai abah-abah wayar berkelajuan tinggi Samtec tersuai. Ini menetapkan nilai impedans dan crosstalk setiap pin yang mesti dipadankan pada antara muka kabel.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) menggunakan piawaian kabel yang sama tetapi dengan tahap transceiver dan penamatan berbilang titik yang berbeza. Pemilihan kabel mengikut peraturan impedans dan skew yang sama; pinout adalah khusus untuk aplikasi.

Pemilihan penyambung LVDS mempengaruhi integriti isyarat dan kos pemasangan. Keluarga biasa yang digunakan dalam abah-abah LVDS tersuai:

• Siri Hirose DF — pic halus, bersalut emas; standard dalam abah-abah wayar Hirose untuk penderia industri dan penglihatan mesin
• JST GH / SH / SR — faktor bentuk kecil; biasa dalam sistem terbenam dan peranti perubatan
• Molex Pico-Clasp / Pico-EZmate — papan-ke-wayar untuk pasangan LVDS yang padat
• Samtec QStrip / Final Inch — penyambung berketumpatan tinggi dengan ciri impedans untuk reka bentuk >1 Gbps
• Amphenol Mini-IO — versi pengunci untuk automotif dan industri lasak

Konvensyen pinout adalah kritikal. Pasangan pembezaan (differential pairs) mesti menduduki pin bersebelahan (P/N pada kedudukan berturutan) untuk mengekalkan gandingan elektromagnet antara konduktor. Jika pemetaan penyambung memisahkan pasangan merentasi pin yang tidak bersebelahan atau baris yang berbeza, penolakan hingar mod biasa akan terjejas dan skew akan terkumpul. Sahkan peta pin penerima sepadan dengan peta pin pemancar sebelum menentukan pemasangan kabel — ralat pinout adalah punca paling biasa kegagalan pautan LVDS pada binaan pertama.

LVDS untuk Paparan dan Pautan eDP

Interkoneksi paparan merupakan salah satu aplikasi LVDS yang terbesar. Paparan panel rata secara sejarahnya menghantar data piksel melalui pasangan LVDS selari (antara muka "panel LVDS" atau FPD-Link), dan embedded DisplayPort (eDP) menggantikannya untuk panel komputer riba dan mudah alih menggunakan pasangan pembezaan pada prinsip impedans terkawal yang sama. Kabel panel biasanya merupakan mikro-koaksial pic halus atau STP yang dibina pada 100 Ω dan ditamatkan dalam penyambung papan-ke-papan seperti siri JAE FI, I-PEX CABLINE, atau siri Hirose DF.

Peraturan elektrik adalah sama dengan mana-mana pautan LVDS — impedans 100 Ω, kecondongan intra-pasangan yang ketat, dan perisai pasangan — tetapi faktor bentuk mekanikal mengecil secara dramatik untuk integrasi panel, yang mana pemilihan penyambung dan pengurusan lenturan mendominasi reka bentuk.

Pertukaran Panjang Kabel, Kadar Data, dan Pra-Penekanan

Panjang kabel LVDS dihadkan oleh pengecilan kesan kulit, kehilangan dielektrik, dan sensitiviti input penerima. Untuk pautan tanpa penyamaan, maksimum tipikal industri adalah: 5 m pada 1 Gbps melalui STP, 10 m pada 1 Gbps melalui twinax, 5 m pada 2 Gbps melalui twinax, 7 m pada 2.5+ Gbps melalui twinax dengan pra-penekanan.

Untuk jarak yang lebih jauh, pra-penekanan pemancar dan penyamaan penerima mengimbangi kehilangan kabel. Kebanyakan cip SerDes LVDS moden merangkumi pra-penekanan boleh atur cara (2–6 dB) dan penyamaan (CTLE atau DFE) untuk memanjangkan panjang kabel yang boleh digunakan sebanyak 50–100% berbanding maksimum tanpa penyamaan.

Untuk pemasangan LVDS di ambang belanjawan panjang-berbanding-kadar data, tentukan kehilangan sisipan S21 kabel pada frekuensi Nyquist operasi dan bukannya panjang semata-mata — kehilangan kabel pada 500 MHz (Nyquist 1 Gbps) adalah lebih relevan secara langsung berbanding panjang fizikal melebihi 5 meter.

Matriks Spesifikasi Aplikasi-ke-Kabel LVDS

Soalan Lazim Spesifikasi

Apakah kegunaan kabel LVDS?

Kabel LVDS membawa data bersiri berkelajuan tinggi pada kuasa rendah dan EMI rendah, jadi ia mendominasi pautan paparan (panel dan eDP), kamera penglihatan mesin (Camera Link), paparan automotif dan ADAS (FPD-Link), serta pautan backplane FPGA-ke-FPGA. Kesemuanya berkongsi pembinaan 100 Ω pembezaan, skew rendah, dan berperisai yang sama; penyambung dan jaket berubah mengikut aplikasi.

Apakah impedans pembezaan yang diperlukan oleh LVDS, dan apakah toleransi yang boleh diterima?

LVDS memerlukan impedans ciri pembezaan 100 Ω mengikut TIA/EIA-644-A, dengan toleransi biasanya ±10% untuk laluan sehingga 1 Gbps dan ±5% melebihi 1 Gbps atau melebihi 5 meter. Sahkan impedans dengan TDR pada berbilang titik — kedua-dua kabel mentah dan penamatan penyambung menyumbang kepada profil tersebut.

Sejauh mana ketat skew intra-pasangan yang diperlukan untuk 1 Gbps LVDS?

Untuk 1 Gbps LVDS (selang unit 1000 ps), skew intra-pasangan harus kekal di bawah 20 ps/m dari hujung ke hujung termasuk sumbangan penyambung. Untuk 2 Gbps dan lebih pantas, sasarkan 5–10 ps/m. Skew ditetapkan oleh pengkabelan dan keseragaman dielektrik di sekeliling setiap konduktor — nyatakan kedua-duanya sebagai item baris yang berasingan.

Bilakah saya perlu menentukan twinax berperisai individu berbanding STP berperisai keseluruhan?

Twinax diperlukan apabila kadar data melebihi 2 Gbps setiap pasangan, panjang kabel melebihi 7 meter pada 1 Gbps, atau kabel dipasang berhampiran punca gangguan agresif (pemacu motor, bekalan pensuisan, pemancar RF). STP memadai untuk Camera Link Base di bawah 5 meter, pautan satah belakang FPGA di bawah 3 meter, dan sebarang aplikasi LVDS di bawah 1 Gbps dalam persekitaran EMI sederhana.

Bolehkah kabel yang sama digunakan untuk aplikasi Camera Link dan FPD-Link?

Spesifikasi elektrik 100 Ω adalah sama, jadi kabel mentah yang sama boleh digunakan untuk kedua-duanya. Perbezaannya terletak pada penyambung (MDR-26 untuk Camera Link berbanding HSD/FAKRA untuk FPD-Link automotif), penetapan pinout, dan keperluan persekitaran — Camera Link adalah untuk makmal/industri; FPD-Link automotif memerlukan komponen AEC-Q200, julat suhu yang lebih luas, dan ujian getaran.

Apakah MOQ dan masa utama yang dikenakan untuk pemasangan kabel LVDS tersuai dengan data ujian TDR?

Pemilihan kabel LVDS pada asasnya adalah masalah impedans terkawal dan kecondongan (skew) terkawal dengan keperluan penyambung dan pinout khusus aplikasi. Untuk kadar data sehingga 1 Gbps bagi jarak dekat, STP 100 Ω ± 10% dengan kecondongan intra-pasangan yang didokumenkan adalah standard kejuruteraan; melebihi itu, twinax berperisai individu dengan impedans ±5% yang disahkan TDR dan transceiver berkeupayaan pra-penekanan (pre-emphasis) menjadi perlu. Tentukan toleransi impedans, kecondongan intra-pasangan dan antara-pasangan, serta pinout penyambung sebagai item baris bebas — ujian kesinambungan dan hi-pot sahaja tidak mencukupi untuk penerimaan LVDS berkelajuan tinggi.