Panduan Pemilihan Kabel LVDS: Impedans, Pinout, dan Pembinaan Kabel

Memilih kabel LVDS untuk pautan Camera Link, FPD-Link, atau FPGA-ke-FPGA bergantung pada empat spesifikasi elektrikal dan mekanikal:

Perkara Penting

• LVDS memerlukan impedans diferensial 100 Ω ± 10% mengikut TIA/EIA-644-A — toleransi ±5% yang lebih ketat untuk larian melebihi 1 Gbps atau lebih dari 5 meter, disahkan oleh TDR.
• Intra-pair skew mestilah kekal di bawah 20 ps/m untuk operasi 1 Gbps yang boleh dipercayai; inter-pair skew di bawah 50 ps/m untuk antara muka LVDS selari seperti Camera Link Full atau FPD-Link III dua hala.
• Pembinaan shielded twisted pair (STP) dan twinax mendominasi kabel LVDS — STP untuk larian di bawah 5 m pada 1 Gbps; twinax yang dilindungi secara individu untuk larian yang lebih panjang atau kadar melebihi 2 Gbps.
• Pemilihan penyambung dan pinout adalah khusus aplikasi — Camera Link menggunakan MDR/SDR-26, FPD-Link III automotif menggunakan HSD atau FAKRA, LVDS backplane FPGA menggunakan Samtec QTH atau penyambung board-ke-board berketumpatan tinggi.
• Penerimaan IPC/WHMA-A-620 Kelas 2 untuk kabel LVDS memerlukan dokumentasi impedans TDR, data ujian eye-diagram atau BERT pada kadar yang dinilai, serta kesinambungan dan hi-pot mengikut piawaian.

Aturan praktis kejuruteraan: Untuk kadar data LVDS sehingga 1 Gbps dengan larian di bawah 3 meter, nyatakan 100 Ω ± 10% STP — di luar itu, bajet pautan akan runtuh pada impedans dan skew melainkan anda menaik taraf kepada twinax yang dilindungi secara individu ±5%.

Impedans Diferensial: Mengapa 100 Ω, dan Bagaimana Toleransi Mempengaruhi Margin Eye-Diagram

LVDS ditakrifkan oleh TIA/EIA-644-A sebagai skim pensinyalan diferensial dengan talian penghantaran 100 Ω yang ditamatkan, ayunan diferensial nominal 350 mV, dan mod biasa 1.2 V. Impedans dipadankan pada sumber dan penerima — sebarang penyimpangan dalam impedans ciri diferensial kabel menghasilkan pantulan yang merosakkan integriti isyarat.

Toleransi impedans kabel secara langsung mempengaruhi margin eye-diagram. Kabel 100 Ω ± 10% boleh mempunyai ketidakselarasan ±10 Ω, setiap satu menghasilkan pantulan voltan kira-kira 5% — pada ayunan 350 mV LVDS, itu ialah 17.5 mV setiap ketidakselarasan, sebahagian besar daripada ambang sensitiviti tipikal penerima 100 mV pada 1+ Gbps.

Untuk kadar data melebihi 1 Gbps atau jarak melebihi 5 meter, nyatakan toleransi ±5% dan sahkan dengan TDR di pelbagai titik. Panduan impedans pasangan terpiuh merangkumi hubungan antara geometri konduktor, pemalar dielektrik, dan impedans ciri secara terperinci.

Skew Intra-Pasangan dan Antara-Pasangan: Dua Item Bajet yang Jurutera Terlepas Pandang

Pensinyalan pembezaan menolak hingar mod biasa hanya apabila kedua-dua konduktor pasangan tiba di penerima secara serentak. Kelewatan masa antara kedua-dua konduktor — skew intra-pasangan — menukar isyarat pembezaan sebahagiannya kepada hingar mod biasa dan mengurangkan bukaan mata.

Skew intra-pasangan dalam kabel LVDS yang baik biasanya di bawah 10 ps/m. Untuk 1 Gbps (unit selang 1000 ps), amalan tipikal industri mengehadkan skew intra-pasangan kepada di bawah 20 ps/m dari hujung ke hujung; aplikasi 2+ Gbps memerlukan 5 ps/m. Skew dipengaruhi oleh padanan panjang pada lilitan konduktor dan oleh dielektrik seragam di sekeliling setiap konduktor.

Skew antara-pasangan penting untuk antara muka LVDS selari yang membawa data berkaitan — konfigurasi Camera Link Medium dan Full, pautan dua hala FPD-Link III, dan antara muka paparan selari. Skew antara-pasangan melebihi 50 ps/m memerlukan logik nyah-skew pada penerima atau mengehadkan kadar data maksimum saluran paling perlahan.

Skew adalah salah satu sebab paling biasa kabel LVDS yang lulus ujian impedans dan kesinambungan masih gagal penerimaan rajah mata. Nyatakan kedua-dua toleransi intra-pasangan dan antara-pasangan sebagai item baris yang berasingan.

Pembinaan Kabel: Geometri STP, Twinax, dan Wayar Saliran

Tiga pembinaan merangkumi kebanyakan aplikasi LVDS, dibezakan oleh cara setiap pasangan dilindungi dan cara wayar saliran ditamatkan.

Pasangan Terpiuh Berpelindung (STP) membalut setiap pasangan terpiuh dalam kerajang aluminium-poliester dengan wayar saliran, kemudian mengumpulkan pasangan di dalam kepang keseluruhan. Piawai untuk Camera Link Base/Medium berjalan di bawah 5 meter. Kerajang menyediakan ~60 dB pelemahan merentasi 30 MHz–1 GHz; kepang keseluruhan mengendalikan EMI luaran. Perbandingan pelindung EMI merangkumi pertukaran kerajang berbanding kepang.

Twinax (pasangan sepaksi terlindung individu) menggunakan dua konduktor gaya sepaksi selari dengan pelindung kerajang individu dan wayar longkang, selalunya dengan jalinan keseluruhan. Digunakan untuk LVDS berkelajuan tinggi melebihi 2 Gbps (Camera Link Full, FPD-Link IV, backplane FPGA berkelajuan tinggi) di mana disiplin galangan terimbangi geometri sepaksi mengatasi toleransi pasangan terpiuh.

Penamatan wayar longkang ialah spesifikasi LVDS yang paling diabaikan — wayar longkang mesti disambungkan ke pembumian casis pada penerima untuk pemulangan arus pelindung. Wayar longkang yang tidak ditamatkan bertindak sebagai antena dan menyuntik hingar mod biasa melalui gandingan kapasitif. Panduan pembumian pelindung merangkumi keputusan titik tunggal vs. berbilang titik untuk LVDS.

Untuk pemasangan kabel tersuai hibrid yang membawa LVDS serta kuasa DC, sub-ikatan terlindung dalaman untuk pasangan LVDS menghalang hingar pensuisan bekalan daripada berganding ke dalam pasangan berkelajuan tinggi.

Piawaian Penyambung dan Pinout: Camera Link, FPD-Link, MDR, Hirose, JAE

Pemilihan penyambung LVDS didorong oleh aplikasi — kabel 100 Ω yang sama ditamatkan kepada piawaian penyambung yang berbeza bergantung pada sistem hos.

Camera Link menggunakan penyambung MDR-26 (Mini D Ribbon) pada bahagian kamera dan SDR-26 pada frame grabber mengikut AIA Camera Link rev 2.0. Konfigurasi Base, Medium, dan Full mengisi kiraan pasangan yang berbeza dalam penyambung 26-pin: 4 pasangan data + 1 jam untuk Base, 8+1 untuk Medium, 12+1 untuk Full.

FPD-Link III dan FPD-Link IV (Texas Instruments) menggunakan penyambung HSD atau FAKRA Z-key dalam aplikasi automotif, di mana pemasangan kabel automotif mesti menahan getaran, kelembapan, dan kitaran suhu mengikut AEC-Q200 dan spesifikasi automotif yang setara.

LVDS backplane FPGA-ke-FPGA biasanya menggunakan penyambung papan-ke-papan berketumpatan tinggi Samtec QTH/QSH atau Molex Impel, ditamatkan sebagai abuk wayar berkelajuan tinggi Samtec tersuai. Ini menentukan galangan per-pin dan nilai crosstalk yang mesti dipadankan pada antara muka kabel.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) menggunakan piawaian kabel yang sama tetapi dengan tahap pemancar yang berbeza dan penamatan berbilang titik. Pemilihan kabel mengikut peraturan impedans dan herotan yang sama; pinout adalah khusus aplikasi.

Pemilihan penyambung LVDS mempengaruhi integriti isyarat dan kos pemasangan. Keluarga biasa yang digunakan dalam abah-abah wayar LVDS tersuai:

• Siri Hirose DF — pic halus, bersalut emas; standard dalam abah-abah wayar Hirose untuk sensor industri dan penglihatan mesin
• JST GH / SH / SR — faktor bentuk kecil; biasa dalam sistem terbenam dan peranti perubatan
• Molex Pico-Clasp / Pico-EZmate — papan-ke-wayar untuk pasangan LVDS yang padat
• Samtec QStrip / Final Inch — penyambung berketumpatan tinggi, berciri impedans untuk reka bentuk >1 Gbps
• Amphenol Mini-IO — versi pengunci untuk automotif dan industri yang lasak

Konvensyen pinout adalah kritikal. Pasangan pembezaan mesti menduduki pin bersebelahan (P/N pada kedudukan berturut-turut) untuk mengekalkan gandingan elektromagnet antara konduktor. Jika pemetaan penyambung memisahkan pasangan merentasi pin yang tidak bersebelahan atau baris yang berbeza, penolakan hingar mod biasa akan runtuh dan herotan terkumpul. Sahkan peta pin penerima sepadan dengan peta pin pemancar sebelum menentukan pemasangan kabel — kesilapan pinout adalah punca paling biasa kegagalan pautan LVDS semasa binaan pertama.

Panjang Kabel, Kadar Data, dan Tukar Bentuk Pra-penekanan

Panjang kabel LVDS dihadkan oleh pelemahan kesan kulit, kehilangan dielektrik, dan sensitiviti input penerima. Untuk pautan tanpa penyamaan, maksimum tipikal industri: 5 m pada 1 Gbps melalui STP, 10 m pada 1 Gbps melalui twinax, 5 m pada 2 Gbps melalui twinax, 7 m pada 2.5+ Gbps melalui twinax dengan pra-penekanan.

Untuk jarak yang lebih jauh, pra-penekanan pemancar dan penyamaan penerima mengimbangi kehilangan kabel. Kebanyakan cip SerDes LVDS moden termasuk pra-penekanan boleh atur cara (2–6 dB) dan penyamaan (CTLE atau DFE) untuk memanjangkan panjang kabel yang boleh digunakan sebanyak 50–100% melebihi maksimum tanpa penyamaan.

Untuk pemasangan LVDS di hujung bajet panjang-vs-kadar-data, nyatakan kehilangan sisipan S21 kabel pada frekuensi Nyquist operasi berbanding panjang sahaja — kehilangan kabel pada 500 MHz (Nyquist 1 Gbps) lebih relevan secara langsung berbanding panjang fizikal melebihi 5 meter.

Matriks Spesifikasi Kabel-ke-Aplikasi LVDS

Soalan Lazim Spesifikasi

Apakah impedans pembezaan yang diperlukan oleh LVDS, dan apakah toleransi yang boleh diterima?

LVDS memerlukan impedans ciri pembezaan 100 Ω mengikut TIA/EIA-644-A, dengan toleransi biasanya ±10% untuk larian sehingga 1 Gbps dan ±5% melebihi 1 Gbps atau melebihi 5 meter. Sahkan impedans dengan TDR pada berbilang titik — kedua-dua kabel mentah dan penamatan penyambung menyumbang kepada profil.

Seberapa ketat selisih intra-pasangan diperlukan untuk LVDS 1 Gbps?

Untuk LVDS 1 Gbps (unit selang 1000 ps), selisih intra-pasangan harus kekal di bawah 20 ps/m dari hujung ke hujung termasuk sumbangan penyambung. Untuk 2 Gbps dan lebih pantas, sasarkan 5–10 ps/m. Selisih ditetapkan oleh lilitan kabel dan keseragaman dielektrik di sekeliling setiap konduktor — nyatakan kedua-duanya sebagai item baris berasingan.

Bilakah patut saya tentukan twinax berpelindung individu berbanding STP berpelindung keseluruhan?

Twinax diperlukan apabila kadar data melebihi 2 Gbps setiap pasangan, panjang kabel melebihi 7 meter pada 1 Gbps, atau kabel berjalan berdekatan dengan punca gangguan agresif (pemacu motor, bekalan pensuisan, pemancar RF). STP memadai untuk Camera Link Base di bawah 5 meter, pautan belakang FPGA di bawah 3 meter, dan sebarang aplikasi LVDS di bawah 1 Gbps dalam persekitaran EMI sederhana.

Bolehkah kabel yang sama digunakan untuk aplikasi Camera Link dan FPD-Link?

Spesifikasi elektrik 100 Ω adalah sama, jadi kabel mentah yang sama boleh digunakan untuk kedua-duanya. Perbezaannya ialah penyambung (MDR-26 untuk Camera Link vs. HSD/FAKRA untuk FPD-Link automotif), tugasan pinout, dan keperluan alam sekitar — Camera Link adalah makmal/industri; FPD-Link automotif memerlukan komponen AEC-Q200, julat suhu yang lebih luas, dan ujian getaran.

Apakah MOQ dan masa utama yang dikenakan untuk pemasangan kabel LVDS tersuai dengan data ujian TDR?

Kuantiti prototaip (di bawah 25 unit) dengan dokumentasi TDR biasanya dihantar dalam 3–5 minggu. Pengeluaran pukal (500+) beralih kepada penyemperitan terkawal impedans khusus dan mengambil masa 6–10 minggu. MOQ ditentukan oleh bilangan pasangan twinax — twinax pasangan tunggal biasanya mempunyai MOQ yang lebih rendah daripada binaan berbilang pasangan. Sediakan kadar data sasaran, penyambung di setiap hujung, keadaan alam sekitar, dan dokumentasi ujian yang diperlukan (TDR, rajah mata, BERT) untuk sebut harga khusus.

Pemilihan kabel LVDS pada asasnya adalah masalah impedans terkawal, skew terkawal dengan keperluan penyambung dan pinout khusus aplikasi. Untuk kadar data sehingga 1 Gbps merentasi jarak pendek, STP 100 Ω ± 10% dengan skew intra-pasangan yang didokumentasikan ialah lalai kejuruteraan; di luar itu, twinax berpelindung individu dengan impedans ±5% yang disahkan TDR dan pemancar yang mampu pra-penekanan menjadi perlu. Tentukan toleransi impedans, skew intra-pasangan dan antara-pasangan, dan pinout penyambung sebagai item baris bebas — lulus sambungan dan hi-pot sahaja tidak mencukupi untuk penerimaan LVDS berkelajuan tinggi.