Panduan Pemilihan Kabel LVDS: Impedansi, Pinout, dan Konstruksi Kabel

Kabel LVDS adalah kabel dengan impedansi terkontrol yang membawa Low-Voltage Differential Signaling — ayunan diferensial ±350 mV melalui pasangan terpilin (twisted pair) atau twinax 100 Ω yang diakhiri, distandarisasi dalam TIA/EIA-644-A. Kabel ini memindahkan data berkecepatan tinggi untuk layar, kamera visi mesin, dan tautan FPGA dengan daya rendah dan EMI rendah, itulah sebabnya impedansi, skew, dan pelindung (shielding) menjadi faktor utama dalam pemilihannya.

Memilih kabel LVDS untuk Camera Link, FPD-Link, atau tautan FPGA-ke-FPGA bergantung pada empat spesifikasi elektrik dan mekanik:

Poin Penting

• LVDS memerlukan impedansi diferensial 100 Ω ± 10% per TIA/EIA-644-A — toleransi ±5% yang lebih ketat untuk penggunaan di atas 1 Gbps atau lebih dari 5 meter, yang divalidasi dengan TDR.
• Skew intra-pasangan harus tetap di bawah 20 ps/m untuk operasi 1 Gbps yang andal; skew antar-pasangan di bawah 50 ps/m untuk antarmuka LVDS paralel seperti Camera Link Full atau FPD-Link III dua arah.
• Konstruksi shielded twisted pair (STP) dan twinax mendominasi pengkabelan LVDS — STP untuk penggunaan di bawah 5 m pada 1 Gbps; twinax dengan pelindung individu untuk penggunaan yang lebih panjang atau kecepatan di atas 2 Gbps.
• Pemilihan konektor dan pinout bersifat spesifik untuk aplikasi — Camera Link menggunakan MDR/SDR-26, FPD-Link III otomotif menggunakan HSD atau FAKRA, LVDS backplane FPGA menggunakan Samtec QTH atau konektor board-to-board densitas tinggi.
• Penerimaan IPC/WHMA-A-620 Kelas 2 untuk kabel LVDS memerlukan dokumentasi impedansi TDR, data diagram mata (eye-diagram) atau data uji BERT pada kecepatan terukur, ditambah kontinuitas dan hi-pot sesuai standar.

Aturan praktis teknik: Untuk kecepatan data LVDS hingga 1 Gbps dengan panjang di bawah 3 meter, tentukan STP 100 Ω ± 10% — di luar itu, anggaran tautan akan menurun pada impedansi dan skew kecuali Anda meningkatkan ke twinax dengan pelindung individu ±5%.

Impedansi Diferensial: Mengapa 100 Ω, dan Bagaimana Toleransi Memengaruhi Margin Eye-Diagram

LVDS didefinisikan oleh TIA/EIA-644-A sebagai skema pensinyalan diferensial dengan saluran transmisi yang diakhiri 100 Ω, ayunan diferensial nominal 350 mV, dan mode umum 1,2 V. Impedansi dicocokkan baik di sumber maupun penerima — setiap penyimpangan dalam impedansi karakteristik diferensial kabel akan menciptakan pantulan yang menurunkan integritas sinyal.

Toleransi impedansi kabel secara langsung memengaruhi margin diagram mata (eye-diagram). Kabel 100 Ω ± 10% dapat memiliki diskontinuitas ±10 Ω, yang masing-masing menghasilkan refleksi tegangan sekitar 5% — pada ayunan 350 mV LVDS, itu adalah 17,5 mV per diskontinuitas, bagian signifikan dari ambang sensitivitas penerima yang biasanya 100 mV pada kecepatan 1+ Gbps.

Untuk kecepatan data di atas 1 Gbps atau panjang kabel lebih dari 5 meter, tentukan toleransi ±5% dan validasi dengan TDR di beberapa titik. Panduan impedansi twisted-pair membahas hubungan antara geometri konduktor, konstanta dielektrik, dan impedansi karakteristik secara mendetail.

Skew Intra-Pair dan Inter-Pair: Dua Item Anggaran yang Sering Terlewatkan oleh Insinyur

Pensinyalan diferensial hanya menolak derau mode umum (common-mode noise) ketika kedua konduktor dalam satu pasangan tiba di penerima secara bersamaan. Penundaan waktu antara kedua konduktor — intra-pair skew — mengubah sinyal diferensial sebagian menjadi derau mode umum dan mengurangi bukaan mata (eye opening).

Intra-pair skew pada kabel LVDS yang baik biasanya di bawah 10 ps/m. Untuk 1 Gbps (interval unit 1000 ps), praktik standar industri membatasi intra-pair skew di bawah 20 ps/m secara end-to-end; aplikasi 2+ Gbps memerlukan 5 ps/m. Skew didorong oleh pencocokan panjang pada pilinan konduktor dan oleh dielektrik yang seragam di sekitar setiap konduktor.

Inter-pair skew penting untuk antarmuka LVDS paralel yang membawa data terkait — konfigurasi Camera Link Medium dan Full, tautan dua arah FPD-Link III, dan antarmuka tampilan paralel. Inter-pair skew di atas 50 ps/m memaksa logika de-skew pada penerima atau membatasi kecepatan data maksimum dari saluran yang paling lambat.

Skew adalah salah satu alasan paling umum mengapa kabel LVDS yang lolos pengujian impedansi dan kontinuitas masih gagal dalam penerimaan diagram mata. Tentukan toleransi intra-pair dan inter-pair sebagai item baris terpisah.

Konstruksi Kabel: STP, Twinax, dan Geometri Drain-Wire

Tiga konstruksi mencakup sebagian besar aplikasi LVDS, yang dibedakan berdasarkan bagaimana setiap pasangan dilindungi (shielded) dan bagaimana kabel drain diakhiri.

Shielded Twisted Pair (STP) membungkus setiap pasangan terpilin dengan foil aluminium-poliester beserta kabel drain, kemudian menggabungkan pasangan-pasangan tersebut di dalam jalinan (braid) keseluruhan. Standar untuk penggunaan Camera Link Base/Medium di bawah 5 meter. Foil memberikan atenuasi ~60 dB pada rentang 30 MHz–1 GHz; jalinan keseluruhan menangani EMI eksternal. Perbandingan pelindung EMI ini membahas pertukaran antara foil dan jalinan.

Twinax (pasangan koaksial berpelindung individu) menggunakan dua konduktor paralel bergaya koaksial dengan pelindung foil individu dan kabel drain, sering kali dengan jalinan keseluruhan. Digunakan untuk LVDS berkecepatan tinggi di atas 2 Gbps (Camera Link Full, FPD-Link IV, backplane FPGA berkecepatan tinggi) di mana disiplin impedansi terkontrol dari geometri koaksial mengungguli toleransi pasangan terpilin.

Terminasi kabel drain adalah spesifikasi LVDS yang paling sering diabaikan — kabel drain harus dihubungkan ke ground sasis pada penerima untuk pengembalian arus pelindung. Kabel drain yang tidak diakhiri (unterminated) bertindak sebagai antena dan menyuntikkan noise mode umum melalui kopling kapasitif. Panduan grounding pelindung ini membahas keputusan titik tunggal vs. titik ganda untuk LVDS.

Untuk perakitan kabel kustom hibrida yang membawa LVDS ditambah daya DC, sub-bundel berpelindung bagian dalam untuk pasangan LVDS mencegah noise switching catu daya agar tidak masuk ke dalam pasangan berkecepatan tinggi.

Standar Konektor dan Pinout: Camera Link, FPD-Link, MDR, Hirose, JAE

Pemilihan konektor LVDS didorong oleh aplikasi — kabel 100 Ω yang sama diakhiri ke standar konektor yang berbeda tergantung pada sistem host.

Camera Link menggunakan konektor MDR-26 (Mini D Ribbon) pada sisi kamera dan SDR-26 pada frame grabber sesuai AIA Camera Link rev 2.0. Konfigurasi Base, Medium, dan Full mengisi jumlah pasangan yang berbeda di dalam konektor 26-pin: 4 pasangan data ditambah 1 clock untuk Base, 8+1 untuk Medium, 12+1 untuk Full.

FPD-Link III dan FPD-Link IV (Texas Instruments) menggunakan konektor HSD atau FAKRA Z-key dalam aplikasi otomotif, di mana perakitan kabel otomotif harus tahan terhadap getaran, kelembapan, dan siklus suhu sesuai dengan AEC-Q200 dan spesifikasi otomotif yang setara.

FPGA-to-FPGA backplane LVDS biasanya menggunakan konektor board-to-board densitas tinggi Samtec QTH/QSH atau Molex Impel, yang diakhiri sebagai wire harness berkecepatan tinggi Samtec kustom. Spesifikasi ini menentukan nilai impedansi per pin dan crosstalk yang harus disesuaikan pada antarmuka kabel.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) menggunakan standar kabel yang sama namun dengan level transceiver dan terminasi multi-titik yang berbeda. Pemilihan kabel mengikuti aturan impedansi dan skew yang sama; pinout bersifat spesifik untuk setiap aplikasi.

Pemilihan konektor LVDS memengaruhi integritas sinyal dan biaya perakitan. Keluarga konektor yang umum digunakan dalam wire harness LVDS kustom:

• Hirose seri DF — pitch halus, berlapis emas; standar dalam wire harness Hirose untuk sensor industri dan machine vision
• JST GH / SH / SR — faktor bentuk kecil; umum digunakan dalam sistem tertanam dan perangkat medis
• Molex Pico-Clasp / Pico-EZmate — board-to-wire untuk pasangan LVDS yang ringkas
• Samtec QStrip / Final Inch — konektor densitas tinggi dengan karakteristik impedansi untuk desain >1 Gbps
• Amphenol Mini-IO — versi pengunci untuk aplikasi otomotif dan industri yang tangguh

Konvensi pinout sangatlah penting. Pasangan diferensial harus menempati pin yang berdekatan (P/N pada posisi berurutan) untuk menjaga kopling elektromagnetik antar konduktor. Jika pemetaan konektor memisahkan pasangan di pin yang tidak berdekatan atau baris yang berbeda, penolakan derau mode umum (common-mode noise rejection) akan runtuh dan skew akan terakumulasi. Pastikan peta pin penerima cocok dengan peta pin pemancar sebelum menentukan perakitan kabel — kesalahan pinout adalah penyebab paling umum kegagalan tautan LVDS pada perakitan pertama.

LVDS untuk Tampilan dan Tautan eDP

Interkoneksi layar adalah salah satu aplikasi LVDS terbesar. Layar panel datar secara historis mengirimkan data piksel melalui pasangan LVDS paralel (antarmuka "panel LVDS" atau FPD-Link), dan embedded DisplayPort (eDP) menggantikannya untuk panel laptop dan seluler menggunakan pasangan diferensial dengan prinsip impedansi terkontrol yang sama. Kabel panel biasanya berupa mikro-koaksial pitch halus atau STP yang dibuat dengan impedansi 100 Ω dan diakhiri dengan konektor board-to-board seperti seri JAE FI, I-PEX CABLINE, atau seri Hirose DF.

Aturan kelistrikan identik dengan tautan LVDS mana pun — impedansi 100 Ω, skew intra-pasangan yang ketat, dan pelindung pasangan — namun faktor bentuk mekanis menyusut secara drastis untuk integrasi panel, di mana pemilihan konektor dan manajemen tekukan mendominasi desain.

Trade-off Panjang Kabel, Kecepatan Data, dan Pre-Emphasis

Panjang kabel LVDS dibatasi oleh atenuasi efek kulit (skin-effect), rugi-rugi dielektrik, dan sensitivitas input penerima. Untuk tautan tanpa ekualisasi, batas maksimum standar industri adalah: 5 m pada 1 Gbps melalui STP, 10 m pada 1 Gbps melalui twinax, 5 m pada 2 Gbps melalui twinax, 7 m pada 2,5+ Gbps melalui twinax dengan pre-emphasis.

Untuk penggunaan jarak yang lebih jauh, pre-emphasis pemancar dan ekualisasi penerima mengompensasi rugi-rugi kabel. Sebagian besar chip SerDes LVDS modern menyertakan pre-emphasis yang dapat diprogram (2–6 dB) dan ekualisasi (CTLE atau DFE) untuk memperpanjang panjang kabel yang dapat digunakan sebesar 50–100% di atas batas maksimum tanpa ekualisasi.

Untuk perakitan LVDS pada batas anggaran panjang vs kecepatan data, tentukan rugi-rugi penyisipan S21 kabel pada frekuensi Nyquist operasional, bukan hanya panjangnya saja — rugi-rugi kabel pada 500 MHz (Nyquist 1 Gbps) lebih relevan secara langsung daripada panjang fisik di atas 5 meter.

Matriks Spesifikasi Aplikasi-ke-Kabel LVDS

FAQ Spesifikasi

Untuk apa kabel LVDS digunakan?

Kabel LVDS membawa data serial berkecepatan tinggi dengan daya rendah dan EMI rendah, sehingga mendominasi tautan layar (panel dan eDP), kamera visi mesin (Camera Link), layar otomotif dan ADAS (FPD-Link), serta tautan backplane FPGA-ke-FPGA. Semuanya memiliki konstruksi diferensial 100 Ω, low-skew, dan terlindung yang sama; konektor dan jaket berubah sesuai dengan aplikasinya.

Berapa impedansi diferensial yang dibutuhkan LVDS, dan toleransi apa yang dapat diterima?

LVDS membutuhkan impedansi karakteristik diferensial 100 Ω sesuai TIA/EIA-644-A, dengan toleransi biasanya ±10% untuk transmisi hingga 1 Gbps dan ±5% di atas 1 Gbps atau lebih dari 5 meter. Validasi impedansi dengan TDR di beberapa titik — baik kabel mentah maupun terminasi konektor berkontribusi pada profil tersebut.

Seberapa ketat intra-pair skew yang dibutuhkan untuk LVDS 1 Gbps?

Untuk LVDS 1 Gbps (interval unit 1000 ps), intra-pair skew harus tetap di bawah 20 ps/m dari ujung ke ujung termasuk kontribusi konektor. Untuk 2 Gbps dan lebih cepat, targetkan 5–10 ps/m. Skew ditentukan oleh pilinan kabel dan keseragaman dielektrik di sekitar setiap konduktor — tentukan keduanya sebagai item baris terpisah.

Kapan saya harus menentukan twinax berpelindung individu vs. STP berpelindung keseluruhan?

Twinax diperlukan ketika kecepatan data melebihi 2 Gbps per pasangan, panjang kabel melebihi 7 meter pada 1 Gbps, atau kabel berjalan di dekat sumber gangguan agresif (penggerak motor, catu daya switching, pemancar RF). STP sudah cukup untuk Camera Link Base di bawah 5 meter, tautan backplane FPGA di bawah 3 meter, dan aplikasi LVDS apa pun di bawah 1 Gbps di lingkungan dengan EMI moderat.

Bisakah kabel yang sama digunakan untuk aplikasi Camera Link dan FPD-Link?

Spesifikasi kelistrikan 100 Ω identik, sehingga kabel mentah yang sama dapat digunakan untuk keduanya. Perbedaannya terletak pada konektor (MDR-26 untuk Camera Link vs. HSD/FAKRA untuk FPD-Link otomotif), penetapan pinout, dan persyaratan lingkungan — Camera Link ditujukan untuk laboratorium/industri; FPD-Link otomotif memerlukan komponen AEC-Q200, rentang suhu yang lebih luas, dan pengujian getaran.

Berapa MOQ dan waktu tunggu yang berlaku untuk perakitan kabel LVDS kustom dengan data uji TDR?

Pemilihan kabel LVDS pada dasarnya adalah masalah impedansi terkontrol dan skew terkontrol dengan persyaratan konektor dan pinout khusus aplikasi. Untuk kecepatan data hingga 1 Gbps pada jarak pendek, STP 100 Ω ± 10% dengan skew intra-pair yang terdokumentasi adalah standar teknik; di luar itu, twinax berpelindung individu dengan impedansi ±5% yang divalidasi TDR dan transceiver yang mampu melakukan pre-emphasis menjadi perlu. Tentukan toleransi impedansi, skew intra-pair dan inter-pair, serta pinout konektor sebagai item baris independen — kontinuitas dan kelulusan hi-pot saja tidak cukup untuk penerimaan LVDS berkecepatan tinggi.