Panduan Pemilihan Kabel LVDS: Impedansi, Pinout, dan Konstruksi Kabel

Memilih kabel LVDS untuk Camera Link, FPD-Link, atau tautan FPGA-ke-FPGA bergantung pada empat spesifikasi kelistrikan dan mekanis:

Poin Penting

• LVDS memerlukan impedansi diferensial 100 Ω ± 10% per TIA/EIA-644-A — toleransi ±5% yang lebih ketat untuk jalur di atas 1 Gbps atau lebih dari 5 meter, divalidasi TDR.
• Intra-pair skew harus tetap di bawah 20 ps/m untuk operasi 1 Gbps yang andal; inter-pair skew di bawah 50 ps/m untuk antarmuka LVDS paralel seperti Camera Link Full atau FPD-Link III dua arah.
• Konstruksi shielded twisted pair (STP) dan twinax mendominasi pengkabelan LVDS — STP untuk jalur di bawah 5 m pada 1 Gbps; twinax yang dilindungi secara individual untuk jalur yang lebih panjang atau kecepatan di atas 2 Gbps.
• Pemilihan konektor dan pinout spesifik aplikasi — Camera Link menggunakan MDR/SDR-26, FPD-Link III otomotif menggunakan HSD atau FAKRA, LVDS backplane FPGA menggunakan Samtec QTH atau konektor board-to-board berdensitas tinggi.
• Penerimaan IPC/WHMA-A-620 Kelas 2 untuk kabel LVDS memerlukan dokumentasi impedansi TDR, data uji eye-diagram atau BERT pada kecepatan yang dinilai, ditambah kontinuitas dan hi-pot sesuai standar.

Aturan praktis teknik: Untuk kecepatan data LVDS hingga 1 Gbps dengan jalur di bawah 3 meter, tentukan STP 100 Ω ± 10% — di luar itu, anggaran tautan akan runtuh pada impedansi dan skew kecuali Anda meningkatkan ke twinax ±5% yang dilindungi secara individual.

Impedansi Diferensial: Mengapa 100 Ω, dan Bagaimana Toleransi Mempengaruhi Margin Eye-Diagram

LVDS didefinisikan oleh TIA/EIA-644-A sebagai skema pensinyalan diferensial dengan jalur transmisi terterminasi 100 Ω, ayunan diferensial nominal 350 mV, dan mode umum 1.2 V. Impedansi dicocokkan di sumber dan penerima — setiap penyimpangan dalam impedansi karakteristik diferensial kabel menciptakan pantulan yang menurunkan integritas sinyal.

Toleransi impedansi kabel secara langsung memengaruhi margin eye-diagram. Kabel 100 Ω ± 10% dapat memiliki diskontinuitas ±10 Ω, masing-masing menghasilkan pantulan tegangan sekitar 5% — pada ayunan 350 mV LVDS, itu adalah 17,5 mV per diskontinuitas, sebagian besar dari ambang sensitivitas tipikal penerima 100 mV pada 1+ Gbps.

Untuk kecepatan data di atas 1 Gbps atau panjang kabel melebihi 5 meter, tentukan toleransi ±5% dan validasi dengan TDR di beberapa titik. Panduan impedansi twisted-pair mencakup hubungan antara geometri konduktor, konstanta dielektrik, dan impedansi karakteristik secara rinci.

Intra-Pair dan Inter-Pair Skew: Dua Item Anggaran yang Terlewatkan oleh Insinyur

Pensinyalan diferensial menolak noise mode umum hanya ketika kedua konduktor dalam satu pasangan tiba di penerima secara bersamaan. Penundaan waktu antara kedua konduktor — intra-pair skew — mengubah sinyal diferensial sebagian menjadi noise mode umum dan mengurangi bukaan mata (eye opening).

Intra-pair skew pada kabel LVDS yang baik biasanya di bawah 10 ps/m. Untuk 1 Gbps (unit interval 1000 ps), praktik industri umum membatasi intra-pair skew di bawah 20 ps/m dari ujung ke ujung; aplikasi 2+ Gbps memerlukan 5 ps/m. Skew dipengaruhi oleh pencocokan panjang pada lilitan konduktor dan dielektrik yang seragam di sekitar setiap konduktor.

Inter-pair skew penting untuk antarmuka LVDS paralel yang membawa data terkait — konfigurasi Camera Link Medium dan Full, tautan dua arah FPD-Link III, dan antarmuka tampilan paralel. Inter-pair skew di atas 50 ps/m memaksa logika de-skew pada penerima atau membatasi kecepatan data maksimum dari saluran terlambat. Skew adalah salah satu alasan paling umum mengapa kabel LVDS yang lulus pengujian impedansi dan kontinuitas masih gagal dalam penerimaan diagram mata (eye-diagram).

Tentukan toleransi intra-pair dan inter-pair sebagai item baris terpisah.

Konstruksi Kabel: Geometri STP, Twinax, dan Drain-Wire

Tiga konstruksi mencakup sebagian besar aplikasi LVDS, dibedakan berdasarkan cara setiap pasangan dilindungi (shielded) dan cara drain wire diakhiri.

Shielded Twisted Pair (STP) membungkus setiap pasangan terpilin dalam foil aluminium-poliester dengan drain wire, kemudian mengelompokkan pasangan di dalam kepang keseluruhan (overall braid). Standar untuk Camera Link Base/Medium dengan panjang di bawah 5 meter. Foil memberikan atenuasi ~60 dB di seluruh rentang 30 MHz–1 GHz; kepang keseluruhan menangani EMI eksternal. Perbandingan pelindung EMI mencakup perbandingan foil versus kepang.

Twinax (pasangan koaksial berlapis pelindung individual) menggunakan dua konduktor paralel bergaya koaksial dengan pelindung foil individual dan kabel drain, seringkali dengan jalinan keseluruhan. Digunakan untuk LVDS berkecepatan tinggi di atas 2 Gbps (Camera Link Full, FPD-Link IV, backplane FPGA berkecepatan tinggi) di mana disiplin impedansi terkontrol dari geometri koaksial mengungguli toleransi twisted-pair.

Terminasi kabel drain adalah spesifikasi LVDS yang paling terabaikan — kabel drain harus dihubungkan ke ground sasis pada penerima untuk pengembalian arus pelindung. Kabel drain yang tidak terterminasi bertindak sebagai antena dan menyuntikkan noise mode umum melalui kopling kapasitif. Panduan grounding pelindung mencakup keputusan titik tunggal vs. multi-titik untuk LVDS.

Untuk rakitan kabel kustom hibrida yang membawa LVDS ditambah daya DC, sub-bundel berlapis pelindung bagian dalam untuk pasangan LVDS mencegah noise switching suplai beralih ke pasangan berkecepatan tinggi.

Standar Konektor dan Pinout: Camera Link, FPD-Link, MDR, Hirose, JAE

Pemilihan konektor LVDS didorong oleh aplikasi — kabel 100 Ω yang sama diakhiri ke standar konektor yang berbeda tergantung pada sistem host.

Camera Link menggunakan konektor MDR-26 (Mini D Ribbon) di sisi kamera dan SDR-26 di frame grabber sesuai AIA Camera Link rev 2.0. Konfigurasi Base, Medium, dan Full mengisi jumlah pasangan yang berbeda dalam konektor 26-pin: 4 pasangan data ditambah 1 clock untuk Base, 8+1 untuk Medium, 12+1 untuk Full.

FPD-Link III dan FPD-Link IV (Texas Instruments) menggunakan konektor HSD atau FAKRA Z-key dalam aplikasi otomotif, di mana rakitan kabel otomotif harus tahan terhadap getaran, kelembaban, dan siklus suhu sesuai AEC-Q200 dan spesifikasi otomotif yang setara.

FPGA-ke-FPGA backplane LVDS biasanya menggunakan konektor board-to-board densitas tinggi Samtec QTH/QSH atau Molex Impel, diakhiri sebagai Samtec high-speed wire harness kustom. Ini menentukan impedansi per-pin dan nilai crosstalk yang harus dicocokkan pada antarmuka kabel.

M-LVDS (Multipoint-LVDS, TIA/EIA-899) menggunakan standar kabel yang sama tetapi dengan level transceiver dan terminasi multi-point yang berbeda. Pemilihan kabel mengikuti aturan impedansi dan skew yang sama; pinout bersifat spesifik aplikasi.

Pemilihan konektor LVDS memengaruhi integritas sinyal dan biaya perakitan. Keluarga konektor yang umum digunakan dalam harness LVDS kustom:

• Seri Hirose DF — pitch halus, berlapis emas; standar dalam harness kawat Hirose untuk sensor industri dan machine vision
• JST GH / SH / SR — faktor bentuk kecil; umum dalam sistem tertanam dan perangkat medis
• Molex Pico-Clasp / Pico-EZmate — board-to-wire untuk pasangan LVDS yang ringkas
• Samtec QStrip / Final Inch — konektor berdensitas tinggi, terkarakterisasi impedansi untuk desain >1 Gbps
• Amphenol Mini-IO — versi pengunci untuk otomotif dan industri yang diperkuat

Konvensi pinout sangat penting. Pasangan diferensial harus menempati pin yang berdekatan (P/N pada posisi berurutan) untuk mempertahankan kopling elektromagnetik antara konduktor. Jika pemetaan konektor memisahkan pasangan di antara pin yang tidak berdekatan atau baris yang berbeda, penolakan noise mode bersama akan runtuh dan skew akan terakumulasi. Verifikasi peta pin penerima cocok dengan peta pin pemancar sebelum menentukan rakitan kabel — kesalahan pinout adalah penyebab paling umum kegagalan tautan LVDS pada pembuatan pertama.

Panjang Kabel, Laju Data, dan Tradeoff Pre-Emphasis

Panjang kabel LVDS dibatasi oleh pelemahan efek kulit (skin-effect), rugi-rugi dielektrik (dielectric loss), dan sensitivitas input penerima. Untuk tautan yang tidak disamakan (un-equalized), maksimum tipikal industri: 5 m pada 1 Gbps melalui STP, 10 m pada 1 Gbps melalui twinax, 5 m pada 2 Gbps melalui twinax, 7 m pada 2.5+ Gbps melalui twinax dengan pre-emphasis.

Untuk jalur yang lebih panjang, pre-emphasis pemancar dan ekualisasi penerima mengkompensasi rugi-rugi kabel. Kebanyakan chip SerDes LVDS modern menyertakan pre-emphasis terprogram (2–6 dB) dan ekualisasi (CTLE atau DFE) untuk memperpanjang panjang kabel yang dapat digunakan sebesar 50–100% di atas maksimum tanpa ekualisasi.

Untuk rakitan LVDS di batas anggaran panjang vs. laju data, tentukan kehilangan penyisipan S21 kabel pada frekuensi Nyquist operasi daripada panjang saja — kehilangan kabel pada 500 MHz (Nyquist 1 Gbps) lebih relevan secara langsung daripada panjang fisik di atas 5 meter.

Matriks Spesifikasi Kabel-ke-Aplikasi LVDS

FAQ Spesifikasi

Impedansi diferensial apa yang dibutuhkan LVDS, dan toleransi apa yang dapat diterima?

LVDS membutuhkan impedansi karakteristik diferensial 100 Ω per TIA/EIA-644-A, dengan toleransi biasanya ±10% untuk jalur hingga 1 Gbps dan ±5% di atas 1 Gbps atau di atas 5 meter. Validasi impedansi dengan TDR di beberapa titik — baik kabel mentah maupun terminasi konektor berkontribusi pada profil.

Seberapa ketat skew intra-pasang yang dibutuhkan untuk LVDS 1 Gbps?

Untuk LVDS 1 Gbps (unit interval 1000 ps), skew intra-pasang harus tetap di bawah 20 ps/m dari ujung ke ujung termasuk kontribusi konektor. Untuk 2 Gbps dan lebih cepat, targetkan 5–10 ps/m. Skew diatur oleh lilitan kabel dan keseragaman dielektrik di sekitar setiap konduktor — tentukan keduanya sebagai item baris terpisah.

Kapan sebaiknya saya menentukan twinax yang dilindungi secara individual vs. STP yang dilindungi secara keseluruhan?

Twinax diperlukan ketika kecepatan data melebihi 2 Gbps per pasangan, panjang kabel melebihi 7 meter pada 1 Gbps, atau kabel berjalan di dekat sumber gangguan yang agresif (penggerak motor, catu daya switching, pemancar RF). STP sudah cukup untuk Camera Link Base di bawah 5 meter, tautan backplane FPGA di bawah 3 meter, dan aplikasi LVDS apa pun di bawah 1 Gbps di lingkungan EMI sedang.

Bisakah kabel yang sama melayani aplikasi Camera Link dan FPD-Link?

Spesifikasi kelistrikan 100 Ω identik, sehingga kabel mentah yang sama dapat melayani keduanya. Perbedaannya adalah konektor (MDR-26 untuk Camera Link vs. HSD/FAKRA untuk FPD-Link otomotif), penetapan pinout, dan persyaratan lingkungan — Camera Link adalah lab/industri; FPD-Link otomotif memerlukan komponen AEC-Q200, rentang suhu yang lebih luas, dan pengujian getaran.

MOQ dan waktu tunggu apa yang berlaku untuk rakitan kabel LVDS kustom dengan data uji TDR?

Jumlah prototipe (di bawah 25 unit) dengan dokumentasi TDR biasanya dikirimkan dalam 3–5 minggu. Produksi massal (500+) beralih ke ekstrusi yang dikontrol impedansi khusus dan berjalan 6–10 minggu. MOQ ditentukan oleh jumlah pasangan twinax — twinax pasangan tunggal biasanya memiliki MOQ lebih rendah daripada konstruksi multi-pasangan. Berikan kecepatan data target, konektor di setiap ujung, kondisi lingkungan, dan dokumentasi pengujian yang diperlukan (TDR, diagram mata, BERT) untuk penawaran harga tertentu.

Pemilihan kabel LVDS pada dasarnya adalah masalah impedansi terkontrol, skew terkontrol dengan persyaratan konektor dan pinout spesifik aplikasi. Untuk kecepatan data hingga 1 Gbps pada jarak pendek, STP 100 Ω ± 10% dengan skew intra-pasangan yang terdokumentasi adalah default rekayasa; di luar itu, twinax yang dilindungi secara individual dengan impedansi ±5% yang divalidasi TDR dan transceiver yang mampu melakukan pra-penekanan menjadi perlu. Tentukan toleransi impedansi, skew intra-pasangan dan antar-pasangan, serta pinout konektor sebagai item baris independen — kelangsungan dan lulus uji hi-pot saja tidak cukup untuk penerimaan LVDS berkecepatan tinggi.